JPS61118840A - 電子計算機の制御方式 - Google Patents
電子計算機の制御方式Info
- Publication number
- JPS61118840A JPS61118840A JP24102784A JP24102784A JPS61118840A JP S61118840 A JPS61118840 A JP S61118840A JP 24102784 A JP24102784 A JP 24102784A JP 24102784 A JP24102784 A JP 24102784A JP S61118840 A JPS61118840 A JP S61118840A
- Authority
- JP
- Japan
- Prior art keywords
- operand
- instruction
- unit
- prefetch
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機内部の制御方式に関し、特に命令を
実行するために必要なデータを、命令実行に先立って読
み出す場合の制御方式に関する。
実行するために必要なデータを、命令実行に先立って読
み出す場合の制御方式に関する。
従来、記憶装置に格納された命令の列を次々に読み出し
て実行する電子計算機においては、性能を上げるために
、命令の復号、オペランドの読出し、および命令の実行
を行う部分を並行動作させ、命令の実行が行なわれてい
る間にその命令に続く命令の復号やオペランドの読出し
を行う方式が採用されている。この方式によると、命令
の実行完了を待たずに次の命令のオペランド読出しに入
ることがある２、これをオペランドのブリフェッチと呼
んでいる。一方、電子計算機は、外部からの割込信号に
よって、命令の実行順序を変えることが普通である。１
！子計算機社割込が入ると、次に実行する筈だった命令
の実行は行なわずに、割込に対するある特定の処理動作
を行い、必要がある場合には、再びブリフェッチされた
命令から実行を開始するように動作する。このとき、プ
リフェ。
て実行する電子計算機においては、性能を上げるために
、命令の復号、オペランドの読出し、および命令の実行
を行う部分を並行動作させ、命令の実行が行なわれてい
る間にその命令に続く命令の復号やオペランドの読出し
を行う方式が採用されている。この方式によると、命令
の実行完了を待たずに次の命令のオペランド読出しに入
ることがある２、これをオペランドのブリフェッチと呼
んでいる。一方、電子計算機は、外部からの割込信号に
よって、命令の実行順序を変えることが普通である。１
！子計算機社割込が入ると、次に実行する筈だった命令
の実行は行なわずに、割込に対するある特定の処理動作
を行い、必要がある場合には、再びブリフェッチされた
命令から実行を開始するように動作する。このとき、プ
リフェ。
チされていたオペランドは一坦捨てられ、割込処埋完了
後再び読出されるのが普通である。すなわち、オペラン
ドは読出されてもすぐに使用されるとは限らない。
後再び読出されるのが普通である。すなわち、オペラン
ドは読出されてもすぐに使用されるとは限らない。
通常の記憶装置では、データを細度読出してもデータの
値は変らず、また他に何ら影響も及はさないが、入出力
装置に関する命令の中には、データの読出しによってそ
の状態を変えるものがある。
値は変らず、また他に何ら影響も及はさないが、入出力
装置に関する命令の中には、データの読出しによってそ
の状態を変えるものがある。
従って、この種の入出力装置用の命令の場合は、データ
か読出される回数によってデータ値が変化し、前述のよ
うな、オペランドとして読出された後捨てられることが
ある制御方式では、入出力装置を正しく制御することが
できないという欠点があった。すなわち、このような入
出力装置用の命令に対しては、データの読出しは読出し
たデータが確実に命令実行のために使用されることが判
ってから行なわれるようにしなけれはならず、オペラン
ドのプリ７工ツチＬ行なわれてはならない。
か読出される回数によってデータ値が変化し、前述のよ
うな、オペランドとして読出された後捨てられることが
ある制御方式では、入出力装置を正しく制御することが
できないという欠点があった。すなわち、このような入
出力装置用の命令に対しては、データの読出しは読出し
たデータが確実に命令実行のために使用されることが判
ってから行なわれるようにしなけれはならず、オペラン
ドのプリ７工ツチＬ行なわれてはならない。
従って本発明の目的は、オペランドのプリフェッチを制
限することによって、入出力装置の確実な制御を行なえ
る方式を提供することにある。
限することによって、入出力装置の確実な制御を行なえ
る方式を提供することにある。
オペランドプリフェッチを行う第二の手段とを、ある特
定の命令を実行することによって切換えることを特徴と
する電子計算機の制御方式が得られる。
定の命令を実行することによって切換えることを特徴と
する電子計算機の制御方式が得られる。
次に本発明の一実施例を示す図面を参照して本発明の詳
細な説明する。
細な説明する。
図面を参照すると、本発明の一実施例は命令の列を保持
する命令キューレジスタ１と、命令を復号するためのデ
コードユニット２と、オペランドのプリフェッチを許可
するか否かの状態を保持するプリフェッチ許可フリップ
フロップ３と、復号された命令の列を保持するデコーデ
ッド命令キューレジスタ４と、命令の演算実行を行う実
行ユニット５と、プリフェッチ許可フラグによってプリ
フェッチ歎求を制限するだめの論理積ゲート６と、実行
ユニットからの要求とデコーダからの要求の論理和を求
めるための論理和ゲート７と、オペランドの読出しを行
うオペランドユニット８と、記憶装置９と、入出力装置
１０と、読出されたオペランドが保持されるオペランド
キューレジスタ１１とを有する。
する命令キューレジスタ１と、命令を復号するためのデ
コードユニット２と、オペランドのプリフェッチを許可
するか否かの状態を保持するプリフェッチ許可フリップ
フロップ３と、復号された命令の列を保持するデコーデ
ッド命令キューレジスタ４と、命令の演算実行を行う実
行ユニット５と、プリフェッチ許可フラグによってプリ
フェッチ歎求を制限するだめの論理積ゲート６と、実行
ユニットからの要求とデコーダからの要求の論理和を求
めるための論理和ゲート７と、オペランドの読出しを行
うオペランドユニット８と、記憶装置９と、入出力装置
１０と、読出されたオペランドが保持されるオペランド
キューレジスタ１１とを有する。
次に本実施例の動作について説明する。
通常プリフェッチ許可アリツブフロップ３は１１１にセ
ットされており、命令キ為−レジスタｌから取出された
命令は、デコードユニット２によって復号されオペラン
ドが必要である場合には１！ｉｉ埋積ゲート６および論
理和ゲー）７を介してオペランドユニット８に対してオ
ペランド読出し要求が出される１、論理積ゲート６はプ
リフェッチ許可フリップフロップ３が１ｌＩ１１にセッ
トされていオペランド読出し要求とデコードユニット２
かもの読出し要求とを一つにまとめてオペランドユニッ
ト８に出力する１− オペランド読出し要求を受付けると、オペランドユニ、
ト８は記憶装置９又は入出力装置１０からデータを読出
し、オペランドキューレジスタ１１に格納する。一方、
デコードユニット２は、復号した結果を、デコーデ、ド
命令キュー４に入れ、実行ユニット５はこれを順次読出
して実行する、このとき、オペランドが必要な場合は、
オペランドキューレジスタ１１にあらかじめ読出されて
いるデータを用いる。
ットされており、命令キ為−レジスタｌから取出された
命令は、デコードユニット２によって復号されオペラン
ドが必要である場合には１！ｉｉ埋積ゲート６および論
理和ゲー）７を介してオペランドユニット８に対してオ
ペランド読出し要求が出される１、論理積ゲート６はプ
リフェッチ許可フリップフロップ３が１ｌＩ１１にセッ
トされていオペランド読出し要求とデコードユニット２
かもの読出し要求とを一つにまとめてオペランドユニッ
ト８に出力する１− オペランド読出し要求を受付けると、オペランドユニ、
ト８は記憶装置９又は入出力装置１０からデータを読出
し、オペランドキューレジスタ１１に格納する。一方、
デコードユニット２は、復号した結果を、デコーデ、ド
命令キュー４に入れ、実行ユニット５はこれを順次読出
して実行する、このとき、オペランドが必要な場合は、
オペランドキューレジスタ１１にあらかじめ読出されて
いるデータを用いる。
デコードユニット２、オペランドユニット８および実行
ユニット５はそれぞれ独立して並行蛎作するように構成
され、「復号化→オペランド読出し→実行」はいわゆる
流れ作業で行なわれ、負荷の分散か最適に行なわれた場
合は、実行ユニｙ ’Ｐ５だけで動作した場合の３倍の
性能が得られる３゜しかしながらデータの読出しによっ
て内部状態を変えるような装置に対しては前述のような
問題かある。
ユニット５はそれぞれ独立して並行蛎作するように構成
され、「復号化→オペランド読出し→実行」はいわゆる
流れ作業で行なわれ、負荷の分散か最適に行なわれた場
合は、実行ユニｙ ’Ｐ５だけで動作した場合の３倍の
性能が得られる３゜しかしながらデータの読出しによっ
て内部状態を変えるような装置に対しては前述のような
問題かある。
このような装置からデータを胱出すような命令の場合に
は、その命令を実行する前に、オペランドブリフエッチ
を行なわないようにするだめの命令を実行させる。この
命令がデコードユニット２に到着すると、デコードユニ
ｙ’ｔ”２Ｆｉプリフエツチ許可フリツプ７０．プ３の
リセット信号線１３に信号を送出し、フリ、プフロップ
３を“ＯＩにする。フリップフロ、プ３の出力は出力信
号＃１ｌ１８により論理積ゲート６の入力となっている
ので、デコードユニット５からのオペランド読出し要求
はオペランドユニット８へ伝わらなくなる、一方、ブリ
７エツチ許可フリツプフロツプ３の出力信号ｈ１８は実
行ユニット５にも入力されている。この信号１８が１０
１１であるとき、実行ユニｙ）５ｔｉ、オペランドが必
要である場合は信号線１９を用いてオペランドユニット
８にオペランドを要求し、オペランドキューレジスタ１
１に読込まれたオペランドを取り出して実行する。この
動作形態では、オペランドは命令の実行によって読出ち
れるので、割込などによってそのオペランドか使われな
くなることは無く、データの読出しによって内部状態が
変るような装置でも正しく制御することができる。
は、その命令を実行する前に、オペランドブリフエッチ
を行なわないようにするだめの命令を実行させる。この
命令がデコードユニット２に到着すると、デコードユニ
ｙ’ｔ”２Ｆｉプリフエツチ許可フリツプ７０．プ３の
リセット信号線１３に信号を送出し、フリ、プフロップ
３を“ＯＩにする。フリップフロ、プ３の出力は出力信
号＃１ｌ１８により論理積ゲート６の入力となっている
ので、デコードユニット５からのオペランド読出し要求
はオペランドユニット８へ伝わらなくなる、一方、ブリ
７エツチ許可フリツプフロツプ３の出力信号ｈ１８は実
行ユニット５にも入力されている。この信号１８が１０
１１であるとき、実行ユニｙ）５ｔｉ、オペランドが必
要である場合は信号線１９を用いてオペランドユニット
８にオペランドを要求し、オペランドキューレジスタ１
１に読込まれたオペランドを取り出して実行する。この
動作形態では、オペランドは命令の実行によって読出ち
れるので、割込などによってそのオペランドか使われな
くなることは無く、データの読出しによって内部状態が
変るような装置でも正しく制御することができる。
本例では、ブリフェッチ許可フリ、プフロ、プ３は％定
の命令が実行されることによって再びＩ′１“にセット
されるが、フリラグフロップがＩｇｌ＋にセットされて
いる状態で実行ユニット５が一つの命令を実行したこと
を契機としてＩｆ“にセットし直す方式も考えられる。
の命令が実行されることによって再びＩ′１“にセット
されるが、フリラグフロップがＩｇｌ＋にセットされて
いる状態で実行ユニット５が一つの命令を実行したこと
を契機としてＩｆ“にセットし直す方式も考えられる。
また、実行ユニット５からでなく、デコードユニット２
からの出力信号を用いて１１１１にセットし直す方式も
考えられる、いずれにしても、その電子計Ｘ−がおかれ
ている環境に合せて命令の列を組換えることにより、動
作形態を切換えることかできる。
からの出力信号を用いて１１１１にセットし直す方式も
考えられる、いずれにしても、その電子計Ｘ−がおかれ
ている環境に合せて命令の列を組換えることにより、動
作形態を切換えることかできる。
本発明は以上説明したように、・岐令のブリフェッチを
ブリフェッチ許可アリツブフロップによりて制御するこ
とによって、ブリフェッチされた入出力装置に関する命
令データがレジスタから退避されるときに生じる変形を
防ぐことができる。−
ブリフェッチ許可アリツブフロップによりて制御するこ
とによって、ブリフェッチされた入出力装置に関する命
令データがレジスタから退避されるときに生じる変形を
防ぐことができる。−
図面は、本発明の一実施例を示すプロ、り図である。
Claims (1)
- 記憶装置に格納された命令の列を読出して復号して実行
する手段と、前記命令の実行に先立って命令実行のため
に必要なオペランドを読出す手段と、前記命令を実行す
る手段と並行動作し命令の実行完了以前に次の命令のオ
ペランドの読出しを行なう手段と、前記次の命令のオペ
ランド読出しを許可および禁止する制御手段とを有し、
前記制御手段の切換えを特定の命令を実行することによ
って行なうことを特徴とする電子計算機の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24102784A JPS61118840A (ja) | 1984-11-15 | 1984-11-15 | 電子計算機の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24102784A JPS61118840A (ja) | 1984-11-15 | 1984-11-15 | 電子計算機の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61118840A true JPS61118840A (ja) | 1986-06-06 |
Family
ID=17068237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24102784A Pending JPS61118840A (ja) | 1984-11-15 | 1984-11-15 | 電子計算機の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61118840A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240632A (ja) * | 1987-03-27 | 1988-10-06 | Nec Corp | 情報処理装置 |
| JPH0242530A (ja) * | 1988-08-03 | 1990-02-13 | Mitsubishi Electric Corp | 中央処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5293243A (en) * | 1976-01-31 | 1977-08-05 | Nec Corp | Data processing unit performing preceding control |
| JPS54146937A (en) * | 1978-05-10 | 1979-11-16 | Fujitsu Ltd | Data prefetch control system |
-
1984
- 1984-11-15 JP JP24102784A patent/JPS61118840A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5293243A (en) * | 1976-01-31 | 1977-08-05 | Nec Corp | Data processing unit performing preceding control |
| JPS54146937A (en) * | 1978-05-10 | 1979-11-16 | Fujitsu Ltd | Data prefetch control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240632A (ja) * | 1987-03-27 | 1988-10-06 | Nec Corp | 情報処理装置 |
| JPH0242530A (ja) * | 1988-08-03 | 1990-02-13 | Mitsubishi Electric Corp | 中央処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| KR910006144B1 (ko) | 느슨하게 결합된 파이프라인 프로세서 | |
| US4005391A (en) | Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets | |
| US5887129A (en) | Asynchronous data processing apparatus | |
| KR880001418B1 (ko) | 데이터 처리장치 | |
| US5068821A (en) | Bit processor with powers flow register switches control a function block processor for execution of the current command | |
| EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
| US5761492A (en) | Method and apparatus for uniform and efficient handling of multiple precise events in a processor by including event commands in the instruction set | |
| JPS61118840A (ja) | 電子計算機の制御方式 | |
| JPS6217773B2 (ja) | ||
| JPH0384632A (ja) | データ処理装置 | |
| EP0573071A2 (en) | A microprocessor | |
| JPH0222413B2 (ja) | ||
| EP1235139B1 (en) | System and method for supporting precise exceptions in a data processor having a clustered architecture | |
| JP2636074B2 (ja) | マイクロプロセッサ | |
| JPS61220033A (ja) | 電子計算機制御方式 | |
| JPS61133439A (ja) | 命令先取り制御方式 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP3102399B2 (ja) | データ処理装置及び方法 | |
| KR950004227B1 (ko) | 정보처리시스템 | |
| KR950014161B1 (ko) | 어레이 프로세서(array processor)의 2단계(stage) 명령어 파이프라인 처리방법 | |
| JPH0546389A (ja) | 並列処理装置 | |
| JPH03252752A (ja) | データ処理装置 | |
| JPH0752402B2 (ja) | データ処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 |