JPS63118948A - シングルチツプマイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔・産業上の利用分野〕 本発明は単一半導体チップ上に形成されたタイマ機能を
有するシングルチップマイクロコンビエータに関し、と
くに実行されるべき複数の割込処理がタイマ機能によっ
て制御されるシングルチップマイクロコンピュータに関
する。

〔従来の技術〕

半導体技術の進歩とともに、シングルチップマイクロコ
ンピュータに内蔵される機能が増大し、高機能のマイク
ロコンピュータが提供されるようになった。かかるシン
グルチップマイクロコンピュータに内蔵される機能の中
で代表的なものの一つにタイマ機能がある。シングルチ
ップマイクロコンピュータはタイマ機能を用いて時間を
管理し、予め定められたタイミングで被制御装置を制御
する。制御されるタイミングが異なる被制御装置が複数
ある場合には、夫々の被制御装置に対してタイマ機能が
必要とされる。

次に複数のタイマ機能を内蔵した従来のシングルチップ
マイクロコンピュータについて説明する。

第２図はタイマを４個有するシングルチップマイクロコ
ンピュータ（以下、単にマイクロコンビュ−タという）
のブロック図である。チップはアドレスデータを転送す
るアドレスバス１ト、チーＩＩを転送するデータバス２
とを有する。さらに、命令コードのアドレスを指すポイ
ンタとして働らくプログラムカウンタ３、プログラムが
格納されている読出し専用メモ！ｊ　（ＲＯＭ）４、Ｒ
ＯＭ４から読み出された命令コードを一時格納する命令
レジスタ５、命令レジスタ５から出力された命令コード
に従って指定されたＣＰＵ動作を制御する制御部６、算
術論理演算ユニット７、汎用レジスタおよび処理データ
格納レジスタを含み、読出し書込みが可能なメモ９　（
ＲＡＭ）８　、演算で使用されるレジスタ群９、および
データの一時的な退避に用いられるスタックレジスタ１
０を有し、これらは図示の如くアドレスバス　および　
もしくはデータバス２に接続される さらに、タイマブロック２１３を有し、このブロック２
１３はタイムペース２１３−０と、タイマ（１）２１３
−１．タイマ（２）２１３−２．タイマ（３）２１３−
３、タイマ（４）２１３−４の４つのタイマを有する。

各々のタイマはタイムペ−スから一定周期で発生される
パルス信号を分周し、各タイマ内にセットされているタ
イマレジスタ値に相当する時間が経過すると割シ込み要
求信号を発生し、割フ込み要求信号線２１４を介してＣ
ＰＵ制御部６に転送する。割シ込み要求に対応する割込
み処理プログラムを実行するために、各タイマからの割
シ込み要求に対応した割シ込み処理プログラムの先頭ア
ドレスが格納されている割込みベクタテーブル２１０が
ＲＯＭ４の中に設けられている。さらに、割込み処理を
行なう場合、それによって中断されるプログラムの状態
（通常は算術論理演算ユニット７の状態）を（プログラ
ム・ステータス・ワード・レジスタ）保持するＰＳＷレ
ジスタ１６が設けられておシ、この内容は条件分岐命令
実行のときなどに参照される。

次に、第２図のマイクロコンピュータの動作を説明する
。具体的な例として、マイクロコンピュータでＶＴＲシ
ステムをコントロールする場合を考える。この時、タイ
マはＶＴＲの各回路を保護するための保障タイマとして
用いられるものとする。表１に４つのタイマの仕様を示
す。なお、タイムペースから発生されるパルス信号の周
期は１／２２０秒とする。

表　　　１ 今、タイマブロック２１３からいずれの割シ込み要求信
号も出力されていないものとする。この時はプログラム
カウンタ３．命令レジスタ５．ＣＰＵ　６　、汎用レジ
スタ群９および算術論理演算ユニット７を含むＣＰＵは
次のような通常のプログラム処理を行なう。すなわち、
プログラムカウンタ３で指定されるアドレスの命令コー
ドをＲＯＭ４から読み出しデータバス２を介して命令レ
ジスタ５に格納する。命令レジスタ５に格納された命令
コードをＣＰＵ制御部６で解読し、各種制御信号を発生
して読出された命令を実行する。例えば汎用レジスタ間
の二項演算を指定する命令が読み出された場合、データ
バス２を介して汎用レジスタ群９の中の２つのレジスタ
の値を夫々読み出し算術論理演算ユニット７ＩＦ−人力
する。次に算術論理演算ユニット７に指令を与え演算を
指示する。

演算結果をデータバス２を介してデスティネーションレ
ジスタに書き込む。

ＣＰＵが上記の処理を実行中にタイマブロック２１３か
ら割シ込み要求信号が出力された場合について以下に説
明する。タイマブロック２１３は４つのタイマを有する
がＲＯＭをアクセスする動作は４つとも同様であるから
、タイマ（３）２１３−３の動作についてのみ説明する
。タイマ（３Ｊ２１３−３はタイムペース２１３−０か
ら１／２２０秒ごとに発生されるパルス信号を１５４０
分周して７秒の時間カウントを行なう。初期状態で、Ｃ
ＰＵはタイマ（３１２１３−３内のレジスタに分周比１
５４０を示すデータを書き込む。タイマ（３）２１３−
３はタイムペースからのパルス信号が入力される毎にタ
イマレジスタの数値を１ずつ減算し、値が０になると割
シ込み要求信号線（３）２１４−３に割シ込み要求信号
を出力し動作を終了する。従ってタイマ（３）２１３−
３は、分局比１５４０が書き込まれてから７秒後に割り
込み要求信号を発生する。

タイマ（３）２１３−３から割）込み要求が発生すると
、ＣＰＵは次の動作を行なう。ＣＰＵ制御部６は各命令
実行サイクルの最終マシンサイクルＫ＞いてタイマブロ
ック２１３から割シ込み要求信号が出ているかどうかを
周期的にチェックしている。

従って、タイマブロック２１３から割〕込み要求信号線
２１４に割シ込み要求信号が出力された場合ＣＰＵ制御
部６は現在実行中のメインプログラムの処理を中断して
プログラムカウンタ３およびＰＳＷレジスタ１６の内容
をスタックレジスタ１０に退避する。その後、割ル込み
要求信号を発生したタイマに対応する割シ込みペクタを
割シ込みペクタテーブル２１０から読み出し、これをプ
ログラムカウンタ３に書き込む。かくしてＣＰＵは割シ
込みペクタで示されたアドレスから順に読出される割込
みプログラムを実行する。割夛込みベクタテーブルには
４つのタイマに対応する４つのペクタが格納されている
。タイマ（３）２１３−３に対応する割り込みペクタ（
３）２１０−３はローディングモータを保護するため処
理プログラムを読出すための先頭アドレスである。従っ
て、プログラムカウンタ３には割シ込みペクタ（３）が
格納され、それによってローディングモータ保護処理プ
ログラムが起動される。

ＣＰＵが上記割込み処理プログラムの実行を終了すると
、ＣＰＵ制御部６はスタックレジスタ１０に退避してい
た内容をプログラムカラ／り３およびＰ８Ｗ１６に戻し
、中断していたメインプログラムの実行を再開する。

以上に説明した従来例によれば、マイクロコンビエータ
が複数の被制御装置をタイマを用いて制御する場合、被
制御装置毎にタイマが必要で〔発明が解決しようとする
問題点〕 上述したようにタイマを複数個内蔵した従来のシングル
チップマイクロコンピュータにおいては。

必要なタイマ処理の数と同じ個数のタイマを必要とする
ため、タイマ処理に必要なハードウェアが非常に大きい
。そのためチップ面積が増大し、マイクロコンピュータ
の価格・性能比を向上することが困難であった。

〔問題点を解決するための手段〕

本発明に係るシングルチップマイクロコンピ−タにおい
ては単一半導体チップ上にタイマと、プログラム及び各
種データを記憶するメモリと、ＣＰＵとを含むシングル
チップマイクロコンピュータにおいて、命令の実行をマ
イクロプログラム制御で行う実行部と、前記タイマの発
生する信号によ）特定マイクロプログラムの起動・実行
を行う手段と、前記タイマの出力を計数する複数のカウ
ントレジスタとを有し、前記特定マイクロプログラムに
より同一の計数操作を行なうことによりて少くとも１つ
のカウントレジスタの内容が所定の値になったときに割
シ込みを発生することにより、単一のタイマを用いて異
なる時間間隔を制御できるようにしたことを特徴とする
。

〔実施例〕

本発明に係るシングルチップマイクロコンビエータの一
実施例の構成および動作を第１図を参照して説明する。

本実施例のシングルチップマイクロコンビエータはカウ
ントレジスタ群１２、タイムペース１３および自動分周
処理を要求する要求信号線１４、自動分周処理のための
ポインタ１５を含み、それ以外のＣＰＵ構成は第１図の
従来のものと同じでよい。

カウントレジスタ群１２はタイムペース１３の出力を分
周し複数種類の時間間隔をもつ信号を発生するためのも
ので、本実施例では４つのカウントレジスタを含んでい
る。タイムペース１３は一定時間ごとに要求信号線１４
にパルス信号を出力し、ＣＰＵに対し自動分周処理を要
求する。自動分周処理ポインタ１５はカウントレジスタ
（４Ｈ２−４のアドレスを保持するポインタで、ＲＯＭ
Ａ内に予め設定されている。

次に動作を説明する。具体例は従来例と同じものを用い
る。従って、表１に示すように必要なタイマは４チヤネ
ルであってタイムペース１３の周期は１／２２０秒とす
る。４つのカウントレジスタ（１）（２）（３）（４１
はそれぞれドラム回転停止保障、巻き取シリール回転停
止保障、ローディングモータ保護、長時間ポーズ保障の
ための４つのタイマに対応する。夫々のカウントレジス
タにＣＰＵよシ表１に示す分局比（例えばカウントレジ
スタ（３）には１５４０）を初期値として書き込むこと
によ〕タイマ動作が開始する。タイムペース１３から要
求信号線１４に自動分周処理要求信号が出されていない
ときの動作は従来例と相違ないので、タイムペース１３
から自動分周処理要求信号が出力される場合の動作のみ
説明する。タイムペース１３は１／２２０秒ごとく要求
信号線１４に要求信号を出力する。ＣＰＵ制御部６は各
命令の最終マシンサイクルにおいて自動分周処理の要求
信号が出ているかどうかをチェックする。タイムペース
１３から要求信号が出力された場合、ＣＰＵ制御部６は
そのとき実行している命令の最終マシンブイクルでこれ
を検知し、プログラムカウンタ３、汎用レジスタ群９、
ＰＳＷレジスタ１６の内容をそこに保持したまま自動分
局処理のためのマイクロプログラムの実行を開始する。

第３図に自動分周処理のマイクロプログラムのフローチ
ャートを示す。マイクロプログラムにおいてまず用意さ
れているカウントレジスタの数（実施例では４）を変数
ｎの初期値とする。プログラムカウンタ３、汎用レジス
タ群９、ＰＳＷレジスタ１６は使用しないので従来のよ
うに退避する必要はない。このあとまず自動分周処理ポ
インタ１５の値を読み出し、アドレスバス１に出力する
ことによりカラントレジスタ（４）を選択しその値を１
減算し、次にカウントレジスタ（３）　、　（２）　、
　（１）の順ですべてのカウントレジスタの値を１ずつ
減算する。減算の結果どのカウントレジスタも０になら
なかった場合は自動分局処理を終了する。もしいずれか
のカウントレジスタが０になった場合は引き続き割〕込
み受付は処理を実行する。割）込み受は付は動作につい
ては従来例と同じでよい。

割シ込み処理プログ２ムでは第４図に示す処理が行われ
る。すなわちどのカウントレジスタが０になったかをテ
ストし、ＯＫなったカウントレジスタに対応する処理（
たとえばカウントレジスタ（３）であればローディング
モータ保護処理）が行われるＯ 前述した自動分周処理は、タイムペース１３が自動分周
処理の要求信号を発生するごとく行われる。従ってタイ
ムペース１３の周期１／２２０秒ごとＶＣ４つのカウン
トレジスタ１２の値はそれぞれ１ずつ減少していく。あ
るカウントレジスタの値がＯになった時のみ割シ込みが
発生し、そのカウントレジスタに対応した処理が実行さ
れるので４つのカウントレジスタにそれぞれ初期値を与
えることによシ、４チヤンネルのタイマが実現されるこ
とになる。たとえは、カウントレジスタ（３）に初期値
１５４０を書き込むと、その後１５４０回目の自動分周
処理の後（７秒後）、割シ込みが発生し、ローディング
モータ保護処理が実行される。自動分周処理では命令実
行のためのハードウェアを有効に活用して処理を行うの
で特別なハードウェアは不要である。従うて複数のタイ
マを実現するために必要なハードウェアはタイムベース
１個だけであシ、ハードウェアが大幅に削減される。又
、自動分周処理においてはソフトウェアによる処理を必
要とするときのみ割込みを発生するのでＣＰＵの実効効
率を低下させることはない。

本発明の第２の実施例に係るシングルチップマイクロコ
ンピュータの構成および動作を第５図を用いて説明する
。本実施例２では、実施例１に係るシングルチップマイ
クロコンピュータにおいて、ＲＡＭ８の中にカウンタ数
制御レジスタ１１を設けたものである。カウンタ数制御
レジメオ１１はタイマ出力を分周するカウントレジスタ
の数を保持するレジスタで、Ｒ，ＡＭ８の一部が使用さ
れる。

このレジスタにプログラムによシカウンタ数Ｎ（Ｎ：１
，２．・・・）を書き込むと、カウンタ数制御レジスタ
１１の直後のアドレスから連続してＮ語がカウントレジ
スタ群５１２として指定される。

たとえばカウンタ数制御レジスタ１１のアドレスが１０
０番地、格納されている値が５であるとすれば１０１，
１０２，１０３，１０４，１０５番地の計５つのレジス
タがカウントレジスタ群５１２として指定される。カウ
ントレジスタ群５１２は第１の実施例と同様にタイムペ
ース１３の出力を分周するためのもので、カウンタ制御
レジスタ１１に格納されている値と同じ数のレジスタで
構成されておｆｉ、Ｒ，ＡＭ８内のカウンタ数制御レジ
スタ１１の直後のアドレス空間に側車てられる。自動分
周処理ポインタ５１５はカウンタ数制御レジスタ１１の
アドレスを保持するポインタで、ＲＯＭＡ内に存在する
。

２の実施例において、自動分周処理要求信号が発生して
いないときの動作は第１の実施例と同様で通常の命令実
行処理を行なっている。第６図に自動分周処理要求が発
生した場合の７０−チャートを示す。自動分周処理のマ
イクロプログラム実行において、まず自動分周処理ポイ
ンタ５１５の値を読み出し、アドレスバスに出力する。

これによりカウンタ数制御レジスタ１１が選択されその
値Ｎが読み出されこれを変数ｎの初期値とする。

このあとアドレスを操作してカウントレジスタ（ｎｌを
選択しその値を１減算し、次にカウントレジスタ（ｎ−
１）、（ｎ−２）、・・・（１）の順ですべてのカウン
トレジスタの値を１ずつ減算する。減算の結果カウント
レジスタの内容が１つもＯにならなかった場合は自動分
周処理を終了する。一方、自動分局処理でいずれかのカ
ウントレジスタがＯになると、割シ込み処理プログ２ム
が起動される。割シ込み処理プログラムでは第１の実施
例と同様にどのカウントレジスタがＯになったかをテス
トし、対応したプログラム処理を実行する。

以上述べたように本実施例においては、カウンタ数制御
レジスタを追加するだけで、容易に任意の個数のタイマ
を実現することができる。従ってタイマの個数をプログ
ラムで指定できるという大きな効果が得られる。

〔発明の効果〕

以上説明したように本発明のシングルチップマイクロコ
ンピュータによれば、内蔵タイムペースの発生する信号
により％定マイクログログ２ムを起動する手段を内蔵す
ることにより、複数のタイマを内蔵することなく任意の
時間間隔を簡単に発生することができ、内蔵ハードウェ
アを大幅に削減できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のシングルチップマイクロコ
ンピュータのブロック図、第２図は従来のタイマ内蔵シ
ングルチップマイクロコンピュータのブロック図、第３
図は第１の実施例の自動分周処理のマイクロプログラム
のフローチャート、第４図は第１の実施例における割シ
込み処理プログラムのフローチャート、第５図は本発明
の第２の実施例に係るシングルチップマイクロコンピュ
ータのブロック図、第６図は第２の実施例における自動
分周処理のマイクロプログラムの７０−テヤートである
。 １・・・アドレスバス、２・・・データバス、３・・・
プログラムカウンタ％　４・・・Ｂ、ＯＭ、５・・・命
令レジスタ、６・・・ＣＰＵ制御部、７・・・算術論理
演算ユニット、８・・−ＲＡＭ１９・・・汎用レジスタ
群、１０・・・スタック領域、１１・・・カウンタ数制
御レジスタ、１２・・・カウントレジスタ群、１３・・
・タイムペース、１４・・・自動分周処理要求信号線、
１５・・・自動分周処理ポインタ、１６・・・プログラ
ムステータスワード、２１０・・・割シ込みペクタテー
ブル、２１３・・・タイマブロック、２１４・・・割シ
込み要求信号線、５１２・・・カウントレジスタ群、５
１５・・・自動分周処理ポインタ。 第　３ＴＪ！Ｊ

Claims (1)

【特許請求の範囲】
1. 単一半導体基板上にタイマと、プログラム及び各種デー
   タを記憶するメモリと、ＣＰＵとを集積したシングルチ
   ップマイクロコンピュータにおいて、前記タイマからの
   出力を計数する複数のカウントレジスタを設け、該複数
   のカウントレジスタの内容を順次チェックすることによ
   り少くとも１つのカウントレジスタが所定の値になった
   ときに割り込みを発生し、これによって１つのタイマを
   用いて異なる時間間隔の制御を可能としたことを特徴と
   するシングルチップマイクロコンピュータ。