JPS62196015A - 回路しや断器の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は回路しゃ断器、特に異常検出装置を設けた回
路しゃ断器の制御装置に関するものである。

［従来の技術］ 第７図に、例えば特開昭６０−３２２１１号に示された
ような従来の回路しゃ断器の制御装置を示す。

図において、３相電源に接続される電源側端子（１０１
）　、　（１０２）　、　（１０３）はそれぞれ開離接
点（２０１）。

（２０２）　、　（２０３）を介して各対応する′ｆＡ
、有側端子側端子１）（３０２）　、　（３０３）に接
続されている。電源側端子（１０１）。

（１ｏ２）　、　（１０３）と負荷側端子（３０１）　
、　（３０２）　、　（３０３）との間の各電路には各
相ごとに電流検出用の変流器（２１）　、　（２２）　
、（２３）がそれそ°れ設けられている。各変流器（２
１）　、（２２）　、　（２３）の２次側には２次出力
の絶対値を得るための全波整流回路（３１）　、　（３
２）　、　（３３）がそれぞれ接続されている。各全波
整流回路（３１）　、　（３２）、　（３３）の出力側
に負担回路（４１）　、　（４２）　、　（４３）がそ
れぞれ接続されている。各負担回路（４１）　、　（４
２）　、　（４３）の各第１の出力端子は対応する波形
変換回路（９１）。

（９２）　、　（９３）にそれぞれ接続されている。波
形変換回路（９１）　、　（９２）　、　（９３）は各
負担回路（４１）、（４２）、（４３）に誘起する出力
信号の実効値または平均値を得るためのものである。波
形変換回路（９１）　、　（９２）　（９３）の各出力
信号は対応するダイオード（１６１）、（１５２）。

（１６３）からなるＯＲ回路（１６０）に入力される。

負担回路（４１）　、　（４２）　、　（４３）の各第
２の出力端子はそれぞれダイオード（１３１）　、　（
１３２）　、（１３３）からなる最大値検出手段として
のＯＲ回路（１３０）の各入力端子に接続されている。

なお、各負担回路（４１）　、　（４２）　。

（４３）の第２の出力端子とは反対側の端部は共通電位
点（アース）に接続されている。ＯＲ回路（１３０）は
交流１鈴（１０）に流れる電流の最大値に対応する信号
を出力する。ＯＲ回路（１３０）の出力側はツ壬ナーダ
イオード（１４０）を介して時限発生回路（１５０）に
接続されている０時限発生回Ｉ！（１５０）の出力端子
はサイリスタ（１２０）のゲートに接続されている。

また波形変換回路（９１）、（９２）、（９３）の各出
力信号のうち最大のものをＯＲ回路（１６０）を介して
受信し、デジタル信号に変換するＡ／Ｄ変換回路（１０
０）が設けられている。Ａ／Ｄ変換回路（１００）の各
出力はマイクロコンピュータ（１１０）に入力される。

Ａ／Ｄ変換回路（１００）及びマイクロコンピュータ（
１１０）には作動用電源として電源回路（５００）が設
けられている。またマイクロコンピュータ（１１０）の
出力信号がサイリスク（１２０）に入力されるように構
成されている。サイリスク（１２０）には直列に釈放形
過電流引外し装置（８０）が接続されている。この釈放
形過電流引外し装置は前述の開離接点（２０１）、　（
２０２）　、　（２０３）と機械的に連動するように構
成されている。

以上のような構成の回路しゃ断器において交流電路に短
絡事故でない一般の規模の事故電流が流れると、各相に
対応する変流器（２１）　、　（２２）　、　（２３）
はそれらに固有の変流比で上記事故電流を検出し２次側
に出力電流を誘起する。各出力電流はそれぞれ全波整流
回路（３１）　、　（３２）　、　（３３）により直流
化され、各対応する負担回路（４１）　、　（４２）　
、（４３）にそれぞれ供給される。このとき負担回路（
４１）　、　（４２）　、　（４３）に誘起する信号電
圧波形は周知の絶対値波形になる。各負担回路（４１）
、（４２）、（４３）の出力信号は各相ごとに波形変換
回路（９１）　、　（９２）　、　（９３）によってそ
れらの実効値または平均値に対応する信号に変換される
。波形交換回路（９１）　、　（９２）　、　（９３）
の実効値または平均値出力はＯＲ回ＸｖＦ（１６０）を
介してそれらの最大値がＡ／Ｄ変挨回路（１００）に入
力される。Ａ／Ｄ変換回路（１００）はこのようにして
入力されたアナログ信号をデジタル信号に変換する。こ
のデジタル信号はマイクロコンピュータ（１１０）に入
力され、マイクロコンピュータ（１１０）は所定のプロ
グラムに従いこのデジタル信号入力のレベル判別を実行
する。さらに、このレベル判別の結果に基づいて所定に
限時動作を行い、その出カポ−１−（１１６）から出力
信号を発する。マイクロコンピュータ（１１０）の出力
ボート（１１６）から発せられた出力信号は、サイリス
タ（１２０）のゲートに印加される。

サイリスク（１２０）はこの信号によりトリガされ、タ
ーンオンし釈放型磁引外し装置（８０）を駆動する。

そして釈放形電磁引外し装置（８０）と図示しない作動
装置および釈放可能装置を介して、機械的に連動する開
離接点（２０１）　、　（２０２）　、　（２０３）が
開離し、電路がしゃ断される。

他方、短絡電流などの大きな事故電流が生じた時は、事
故電流に対応して負担回路（４１）　、　（４２）　。

（４３）に誘起された事故電流に対応した電圧信号は、
グイ、ｉ−ト（１３１）、（１３２）、（１３３）カら
なるＯＲ回路（１３０）に入力される。ＯＲ回路（１３
０）の出力側はツェナーダイオード（１４０）を介して
時限発生回路（１５０）に接続されているにで、ＯＲ回
路（１３０）の出力レベルがツェナーダイオード（１４
０）のツェナー電圧を越えると時限発生回路（１５０）
に信号が入力される０時限発生回路（１５０）はこの信
号にもとづいて所定の限時動作を行い、サイリスク（１
２０）のゲートをトリガして釈放形電磁引外し装置（８
０）を駆動し、回路しゃ断器はすみやかに電路をしゃ断
する。

［発明が解決しようとする問題点］ 従来の回路しゃ断器の制御装置は以上のように構成され
ているので、第１にマイクロコンピュータに特有の暴走
等の異常現象が発生すると、電路に異常が発生していな
いにもかかわらず回路しゃ断器が作動して回路がしゃ断
されてしまう、第２に回路しゃ断器は電路確保のために
特に高い信頼性を要求されるので一般的な異常検出方法
であるウォッチドッグタイマー（Ｚ８０上級プログラミ
ング（ＣＱ出版）　Ｐ１４９参照）等では異常を検出で
きないモード（タイマー頻発トリガモード）を有すると
いう問題点があった。

この発明は以上のような問題点を解決するためになされ
たものであり、マイクロコンピュータの異常に対して回
路しゃ断器を誤って作動させない回路しゃ断器の制御装
置を提供することを目的としている。

［問題点を解決するための手段］ この発明に係る回路しゃ断器の制御装置は電路に発生し
た事故電流を検出するための電流検出手段、電流検出手
段の２次出力信号のレベルを判別するマイクロコンピュ
ータを含んだ回路からなるレベル判別手段、レベル判別
手段により判別されたレベルに対応する所定の限時動作
を行う時限発生手段、時限発生手段の限時動作に応動す
る出力手段および異常検知手段を具備している。

［作用］ 異常検知手段はそのトリガ入力端子へ入力されるマイク
ロコンピュータからのトリガ信号の周期を第１の時間幅
および第１の時間幅より長い第２の時間幅とそれぞれ比
較し、トリガ信号の周期が第１の時間幅より短い場合と
、第２の時間幅より長い場合とにマイクロコンピュータ
の異常発生”と判断し所定の信号を出力する。

［実施例］ 第１図にこの発明に係る回路しゃ断器の制御装置の一実
施例を示す、第１図において、第７図に示す従来例と同
一の番号を付したものは同一のａ能を有するものとする
。

３相電源に接続される電源側端子（１０１）。

（１０２）　、　（１０３）はそれぞれ開離接点（２０
１）　、　（２０２）　。

（２０３）を介して各対応する負荷側端子（３０１）　
、　（３０２）　。

（３０３）に接続されている。電源側端子（１０１）　
、　（１０２）　。

（１０３）と負荷側端子（３０１）　、　（３０２）　
、　（３０３）との間の各電路には各相ごとに電流検出
用の変流器（２１）。

（２２）　、　（２３）がそれぞれ設けられている。各
変流器（２１）　、　（２２）　、　（２３）の２次側
には２次出力の絶対値を得るための全波整流回路（３１
）　、　（３２）　、　（３３）がそれぞれ接続されて
いる。各全波整流回路（３１）、（３２）。

（３３）の出力側に負担回路（４１）　、　（４２）　
、　（４３）がそれぞれ接続されている。各負担回路（
４１）、（４２）、（４３）の各第１の出力端子は対応
する波形変換回路（９１）。

（９２）　、　（９３）にそれぞれ接続されている。波
形変換回路（９１）　、　（９２）　、　（９３）は各
負担回路（４１）、（４２）、（４３）に誘起する出力
信号の実効値または平均値を得るためのものである。波
形変換回路（９１）　、　（９２）　、　（９３）の各
出力信号は対応するダイオード（１６１）　、　（１６
２）　。

（１６３）からなるＯＲ回路（１６０）に入力される。

負担回路（４１）　、　（４２）　、　（４３）の各第
２の出力端子はそれぞれダイオード（１３１）　、　（
１３２）　、　（１３３）よりなる電流上ンサ手段の第
２の出力信号を得るために最大値検出手段としてのＯＲ
回路（１３Ｇ）の各入力端子に接続されている。なお、
各負担回路（４１）　、　（４２）　、　（４３）の第
２の出力端子とは反対側の端部は共通電位点（アース）
に接続されている。ここで、変流器（２１）　、　（２
２）　、　（２３）、全波整流回路（３１）、（３２）
、（３３）、負担回路（４１）　、　（４２）　、　（
４３）は交流電路（１０）の電流を検出する電流検出回
路（２００）を構成している。０Ｆｊｆｆｆｆｌ路（１
３０）は交流電路（１０）に流れる電流の最大値に対応
する信号を出力する。ＯＲ回路（１３０）の出力側はツ
ェナーダイオード（１４０）を介して時限発生回路（１
５０）に接続されている０時限発生回路（１５０）の出
力端子はサイリスク（１２０）のゲートに接続されてい
る。また波形変換回路（９０）の出力信号をデジタル信
号に変換するＡ／Ｄ変挨回路（１００）が設けられてい
る。Ａ／Ｄ変換回路（１００）の各出力はマクロコンピ
ュータ（１１０）に入力される。Ａ／Ｄ変換回路（１０
０）及びマイクロコンピュータ（１１０）の作動用電源
として電源回路（５００）が設けられている。マイクロ
コンピュータ（１１０）にはマイクロコンピュータ（１
１０）の異常（例えば暴走等）を検知するための異常検
知装置（６００）が接続されている。またマイクロコン
ピュータ（１１０）の出−力信号（１１６）はサイリス
ク（１２０）に入力されるように構成されている。サイ
リスタ（１２０）には直列に釈放形過電流引外し装置（
８０）が接続されている。この釈放形過電流引外し装置
は前述の開離接点（２０１）、　（２０２）　、　（２
０３）と機械的に連動するように構成されている。

第２図に異常検知装置（６００）の回路のブロック図を
示す、異常検知装置（６００）は第１のトリガ入力端子
（６１１）、所定のパルス幅よりも短いパルス幅のトリ
ガ入力によってリスタート動作し、パルス幅Ｔｓの信号
を出力する第１の単安定マルチバイブレータ（６１２）
、第２のトリガ入力端子（６１３）、所定のパルス幅Ｔ
Ｉよりも短いパルス幅のトリガ入力によってリスタート
動作する第２の単安定マルチバイブレータ（６１４）、
トリガ出力端子（６１５）で構成されている。２つの単
安定マルチバイブレータはそれぞれトリガ入力の立上り
エツジを検出し、所定のパルス幅よりもトリガ入力が短
い場合にリスタート動作するものである。第１のトリガ
入力（６１１）はマイクロコンピュータ（１１０）の出
力ポートに接続され、トリガ出力端子（６１５）はマイ
クロコンピュータ（１１０）のリセットスタート端子に
接続されている。

この発明に係る回路しゃ断器の制御装置は以上のように
構成されているので、交流電路に事故電流が流れると、
各相に対応する変流器（２１）　、　（２２）、　（２
３）はそれらに固有の整流比で上記事故電流を検出し２
次側に出力電流を誘起する。各出力電流はそれぞれ全波
整流回路（３１）、（３２）、（３３）により直流化さ
れ、各対応する負担回路（４１）　、　（４２）　、　
（４３）にそれぞれ供給される。各負担回路（４１）、
（４２）、（４３）の出力信号は各相ごとに波形変換回
路（９１）、（９２）。

（９３）によってそれらの実効値または平均値に対応す
る信号に変換される。波形変換回路（９１）　、　（９
２）　。

（９３）の実効値または平均値出力はＯＲ回路（１６０
）を介してそれらの最大値がＡ／Ｄ変挽回路（１００）
に入力される。Ａ／Ｄ変換回路（１００）はこのように
して入力されたアナログ信号をデジタル信号に変換する
。このデジタル信号はマイクロコンピュータ（１１０）
に入力され、マイクロコンピュータ（１１０）は所定の
プログラムに従いこのデジタル信号入力のレベル判別を
実行する。さらに、このレベル判別の結果に基づいて所
定に限時動作を行い、その出カポ−）　（１１６）がら
出力信号を発する。マイクロコンピュータ（１１０）の
出力ポート（１１６）から発せられた出力信号は、サイ
リスタ（１２０）のゲートに印加される。サイリスタ（
１２０）はこの信号によりトリガされ、ターンオンし釈
放電磁例外し装置（８０）を駆動する。そして釈放形電
磁引外し装置（８０）と図示しない作動装置および釈放
可能装置を介して、機械的に連動する開離接点（２０１
）　、　（２０２）　。

（２０３）が開離し、電路がしゃ断される。

他方、短絡電流などの大きな事故電流が生じた時は、事
故電流に対応して負担回路（４１）、（４２）。

（４３）に誘起された事故電流に対応した電圧信号は、
ダイオード（１３１）　、　（１３２）　、　（１３３
）からなるＯＲ回路（１３０）に入力される。ＯＲ回路
（１３０）の出力側はツェナーダイオード（１４０）を
介して時限発生回路（１５０）？：接続サすテイルニテ
、ＯＲ回ｒ＆（１３０）ノ出カレベルがツェナーダイオ
ード（１４０）のツェナー電圧を越えると時限発生回路
（１５０）に信号が入力される０時限発生回路（１５０
）はこの信号にもとづいて所定の限時動作を行い、サイ
リスク（１２０）のゲートをトリガして釈放形電磁引外
し装置（８０）を駆動し、回路しゃ断器はすみやかに電
路をしゃ断する。

第３図は正常な状態のトリガ入力（周期Ｔ１とする）の
動作を示す、第１のトリガ入力端子（６１１）に周期Ｔ
１のパルス信号が入力されるとそれに同期して第１の単
安定マルチバイブレータ（６１２）は周期Ｔ１でかつパ
ルス幅Ｔｓのパルス信号を第２のトリガ入力端子（６１
３）に出力する。第２の単安定マルチバイブレータ（６
１４）の有するパルス幅Ｔｌより第２のトリガ入力端子
（６１３）の立上りエツジ周期Ｔ２（この場合パルス幅
Ｔｓに等しい〉が短い場合第２の単安定マルチバイブレ
ータ（６１４）はりスタート動作を繰り返し、第２の単
安定マルチバイブレータ（６１４）の出力がハイレベル
状態からローレベル状態にダウンするよりも早く次のハ
イレベル状態の信号が出力されるのでトリガ出力（６１
５）はハイレベル状態を保持する。第４図は第１のトリ
ガ入力端子（６１１）の周期Ｔ１が第２の単安定マルチ
バイブレータ（６１４）の有するパルス幅Ｔｌより長い
場合の動作を示す、第１の単安定マルチバイブレータ（
６１２）はトリガ入力Ｔ１に同期してパルス幅Ｔｓのパ
ルスを第２のトリガ入力端子（６１３）に出力するが、
第２の単安定マルチバイブレータ（６１４）がリスフー
ト動作を繰り返し、次のハイレベル状態の信号が出力さ
れるよりも第２の単安定マルチバイブレータ（６１４）
の出力がノ＼イレベル状態からローレベル状態にダウン
する方か早いので、トリガ出力（６１５）は図に示すよ
うに周期ＴＩ後にはローレベル状態となり異常検出装置
（６００）は異常を検知する。第５図は第１のトリガ入
力端子（６１１）の周期Ｔ１が第１の単安定マルチバ・
ｆブレーク（６１２）の出力するパルス幅Ｔｓより短い
場合の動作を示す、第１の単安定マルチバイブレータ（
６１２）はトリガ入力Ｔ１に同期してパルス幅Ｔｓのパ
ルスを第２のトリガ入力端子（６１：ｌ）に出力するが
、第１の単安定マルチバイブレータ（６１２）の出力が
ハイレベル状態からローレベル状態にダウンするよりも
早く次のハイレベル状態の信号が出力されるので第２の
トリガ入力端子（６１３）には常にハイレベル状態の信
号が出力されている。従って、第２の単安定マルチバイ
ブレータ（６１４）は、最初の信号入力で一旦出力がハ
イレベル状態からローレベル状態にダウンすると、次か
らは入力信号が常にハイレベルであるため再びローレベ
ル状態からハイレベル状態になることはない、その結果
、トリガ出力（６１５）は図に示すように周期Ｔ！後に
はローレベル状態となり異常検出装置（６００）は異常
を検知する。トリガ出力（６１５）はマイクロコンピュ
ータのりセットスタート端子に接続されているのでトリ
ガ出力（６１５）のローレベル出力はマイクロコンピュ
ータをリセットスタートさせる。

すなわち、第１および第２の単安定マルチバイブレータ
（６１２）、（６１４）は信号発生回路を構成し、この
信号発生回路はトリガ信号周期をパルス幅Ｔｓより短い
場合あるいはパルス幅Ｔｌより長い場合にマイクロコン
ピュータが異常状態であると判断する。

ここで、トリガ信号の制御について第６図のフローチャ
ートを用いて説明する。マイクロコンピュータが動作を
開始するとシステムの初期化を含む初期設定ルーチンを
行う０次にレベル判別および時限動作等を行うメインル
ーチンを実行する。

次に、トリガ入力に接続された出力ボートをアクディプ
にし、ボート出力を停屯する。このトリガ出力動作はル
ーチンが正常に動作すれば所定の時間で反転し、前述の
トリガ信号が正常な周期で異常検出装置　（６００）に
入力されることになる。ここで、メインルーチンからぬ
け出せないような状態に陥ると第４図に示すようにトリ
ガ信号の周期が所定時間より長くなり、また極めて短時
間にメインルーチンを終了するような異常が発生すると
、第５図に示すようにトリガ信号の周期は所定の時間よ
り短くなるのでその異常状態を異常検知装置で検知する
。

以上のように、以上発生時にマイクロコンピュータをリ
セットすることでルーチン停止による回路しゃ断器の誤
動作を防止することができる。

なお、この実施例においてはトリガ入力の立上りエツジ
を検出したが、立ち下がりエツジを検出してもよい。

［効果］ 以上説明したように、この発明に係る回路しゃ断器の制
御装置は異常検出装置を有し、マイクロコンピュータか
らのトリガ信号によって異常検出を行い、マイクロコン
ピュータのりセラＩ・スタート動作を行うため、マイク
ロコンピュータの暴走などによっても回路しゃ断器を誤
動作させることがなく精度の高い回路しゃ断器の制御が
可能である。

【図面の簡単な説明】

第１図はこの発明に係る回路しゃ断器の制御装置の一実
施例を示すブロック図、第２図は第１図に示す異常検出
装置（ａＯＯ）の構成を示すブロック図、第３図、！１
４図および第５図は異常検出装置（６００）の動作を行
うためのタイムチャートを示す図、第６図はマイクロコ
ンピュータ（１１０）で実行されるプログラムを示すフ
ローチャート、第７図は従来の（０］路しゃ断器の制御
装置を示すブロック図である。 図中（６００）は異常検出装置、（１１０）はマイクロ
コンピュータ、（８０）は引き外し装置、（２０１）　
、　（２０２）、　（２０３）は引き外し装置によって
動作される開離接点である。

Claims (5)

【特許請求の範囲】
1. （１）電路に発生した事故電流を検出するための電流検
   出手段、 前記電流検出手段の２次出力信号のレベルを判別するレ
   ベル判別手段、 前記レベル判別手段により判別されたレベルに対応する
   所定の限時動作を行う時限発生手段、前記時限発生手段
   の限時動作に応動する出力手段および異常検知手段を具
   備した回路しゃ断器の制御装置において、 少なくとも前記レベル判別手段および前記時限発生手段
   はマイクロコンピュータを含んだ回路により構成され、 前記異常検知手段はトリガ入力端子を有し、前記トリガ
   入力端子へ入力されるトリガ信号の周期を第１の時間幅
   と前記第１の時間幅より長い第２の時間幅とそれぞれ比
   較し、前記トリガ信号の周期が前記第１の時間幅より短
   い場合か、あるいは前記第２の時間幅より長い場合に所
   定の信号を出力する信号発生回路を具備することを特徴
   とする回路しゃ断器の制御装置。
2. （２）前記異常検知手段の出力信号により前記マイクロ
   コンピュータをリセットスタートすることを特徴とする
   特許請求の範囲第１項記載の回路しや断器の制御装置。
3. （３）前記異常検出手段のトリガ入力端子へ前記マイク
   ロコンピュータからの信号を入力することを特徴とする
   特許請求の範囲第１項および第２項記載の回路しゃ断器
   の制御装置。
4. （４）前記異常検出手段は所定のパルス幅を有する第１
   の単安定マルチバイブレータと前記パルス幅より長いパ
   ルス幅を有する第２の単安定マルチバイブレータを具備
   し、前記第１の単安定マルチバイブレータのパルス出力
   端子が前記第２の単安定マルチバイブレータのスタート
   トリガ入力端子へ接続されており、前記第１および第２
   の単安定マルチバイブレータはスタートトリガ入力端子
   の状態変化エッジによりパルス出力を開始し、所定のパ
   ルス幅に達する以前にスタートトリガ入力があった場合
   は出力状態を変えることなくパルス出力を再度開始する
   ことを特徴とする特許請求の範囲第１項、第２項および
   第３項記載の回路しゃ断器の制御装置。
5. （５）前記異常検出手段において、前記第２の単安定マ
   ルチバイブレータの出力により前記マイクロコンピュー
   タをリセットスタートさせ、かつ前記マイクロコンピュ
   ータによりトリガ入力されることを特徴とする特許請求
   の範囲第４項記載の回路しゃ断器の制御装置。