JPH0787667B2

JPH0787667B2 - 回路しや断器

Info

Publication number: JPH0787667B2
Application number: JP62109332A
Authority: JP
Inventors: 和宏石井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-04-30
Filing date: 1987-04-30
Publication date: 1995-09-20
Anticipated expiration: 2010-09-20
Also published as: ZA883050B; DE3884259T2; JPS63274321A; US4849848A; EP0289042A3; KR910008532B1; DE3884259D1; KR880013284A; EP0289042A2; EP0289042B1

Description

【発明の詳細な説明】［産業上の利用分野］この発明は過電流引外し装置を備えた回路しや断器に関
するものである。

［従来の技術］第14図は例えば特開昭60-32211号に示された従来のしや
断器の回路図である。

図において、（101），（102），（103）は３相電源に
接続される電源側端子で、この電源側端子（101），（1
02），（103）はそれぞれ負荷開閉接点（201），（20
2），（203）を介して各対応する負荷側端子（301），
（302），（303）に接続されている。

（21），（22），（23）は電源側端子（101），（10
2），（103）と負荷側端子（301），（302），（303）
との間の各電路（11），（12），（13）に介挿された各
相ごとの電流検出用の変流器で、各変流器（21），（2
2），（23）の２次側には２次出力の絶対値を得るため
の全波整流回路（31），（32），（33）がそれぞれ接続
されている。

（41），（42），（43）は各全波整流回路（31），（3
2），（33）の出力側にそれぞれ接続された分流回路
で、たとえば抵抗体を各全波整流回路（31），（32），
（33）の直流出力端子間に接続して構成され、各分流回
路（41），（42），（43）の出力端子は対応する信号変
換回路（91），（92），（93）にそれぞれ接続されてい
る。これら各信号変換回路（91），（92），（93）は分
流回路（41），（42），（43）に誘起される出力信号の
実効値または平均値を得るためのものである。

（160）は信号変換回路（91），（92），（93）の各出
力信号が入力されるダイオード（161），（162），（16
3）からなるOR回路で、このOR回路で（160）の出力端子
はその出力信号をデジタル信号に変換するA/D変換回路
（100）に接続され、上記信号変換回路（91），（9
2），（93）の各出力信号のうち最大のものがOR回路（1
60）を介してA/D変換回路（100）に入力される。さら
に、このA/D変換回路（100）の出力はマイクロコンピユ
ータ（11）に入力される。

（120）は上記マイクロコンピユータ（110）の出力信号
によつてトリガされるサイリスタで、このサイリスタ
（120）のターンオンにより釈放形過電流引外し装置（8
0）が駆動されて、閉成状態にある負荷開閉接点（20
1），（202），（203）を機械的に開放するように構成
されている。

（130）は各全波整流回路（31），（32），（33）の正
電位の出力端子にそれぞれ接続されたOR回路で、このOR
回路（130）はダイオード（131），（132），（133）か
ら構成されている。また、上記各全波整流回路（31），
（32），（33）の負電位の出力端子は共通電位点（接地
点）に接続されている。

上記OR回路（130）の出力端子はA/D変換回路（100）お
よびマイクロコンピユータ（110）の電源回路（500）に
接続されて、これらの作動用電源を構成する。このOR回
路（130）は交流電路（11），（12），（13）に流れる
電流の最大値に対応する信号を出力する。さらに、上記
OR回路（130）の出力側はツエナダイオード（140）を介
して時限発生回路（150）に接続され、この時限発生回
路（150）の出力端子はサイリスタ（120）のゲートに接
続されている。

いま、負荷開閉接点（201），（202），（203）が閉成
されて、電源側端子（101），（102），（103）から負
荷開閉接点（201），（202），（203）を介し各対応す
る負荷側端子（301），（302），（303）に電力が供給
されている状態において、各交流電路（11），（12），
（13）に事故電流が流れると、各相に対応する変流器
（21），（22），（23）はそれらに固有の変流比で上記
事故電流を検出し、２次側に出力電流を誘起する。

この各出力電流はそれぞれ全波整流回路（31），（3
2），（33）により直流化されて、各対応する分流回路
（41），（42），（43）にそれぞれ供給される。このと
き、分流回路（41），（42），（43）に誘起する信号電
圧波形は周知の絶対値波形となり、各分流回路（41），
（42），（43）の出力信号は、各相ごとに信号変換回路
（91），（92），（93）によつて、それらの実効値また
は平均値に対応する信号に変換される。

信号変換回路（91），（92），（93）の実効値または平
均値出力は、OR回路（160）を介して、それらの最大値
がA/D変換回路（100）に入力される。A/D変換回路（10
0）はこのようにして入力されたアナログ信号をデジタ
ル信号に変換する。このデジタル信号はマイクロコンピ
ユータ（110）に入力され、マイクロコンピユータ（11
0）は所定のプログラムにしたがつて、このデジタル信
号入力のレベル判別を実行する。

さらに、このレベル判別の結果にもとづいて、所定の時
限動作を行ない、その出力ポート（116）から出力信号
を出す。上記マイクロコンピユータ（110）の出力ポー
ト（116）から出された出力信号は、サイリスタ（120）
のゲートに印加される。サイリスタ（120）はこの信号
によりトリガされてターンオンし、釈放形過電流引外し
装置（80）を駆動する。その結果、図示を省略した作動
装置および釈放可能装置を介して釈放形過電流引外し装
置（80）と機械的に連動する負荷開閉接点（201），（2
02），（203）が開離し、各交流電路（11），（12），
（13）がしや断される。

他方、分流回路（41），（42），（43）に誘起された事
故電流に対応した電圧信号は、ダイオード（131），（1
32），（133）からなるOR回路（130）に入力される。こ
のOR回路（130）の出力側はツエナダイオード（140）を
介して時限発生回路（150）に接続されているので、OR
回路（130）の出力レベルがツエナダイオード（140）の
ツエナ電圧を越えると時限発生回路（150）に信号が入
力される。

上記時限発生回路（150）はこの信号にもとづいて所定
の限時動作を行ない、サイリスタ（120）のゲートをト
リガして釈放形過電流引外し装置（80）を駆動し、その
結果、回路しや断器は迅速に電路をしや断する。この従
来例において、電源回路（500）は各分流回路（41），
（42），（43）に並列に接続されており、各相の最大電
圧が電源回路（500）に供給され、その電力はマイクロ
コンピユータ（110）およびA/D変換回路（100）に供給
されている。

［発明が解決しようとする問題点］従来の回路しや断器は以上のように構成されているの
で、電流検出手段である変流器（21），（22），（23）
の２次側電流の一部が電源回路（500）に流れる。その
ため、分流回路（41），（42），（43）に流れる電流
が、各交流電路（11），（12），（13）の各相を流れる
電流に対応しなくなつて、事故電流のレベル検出に誤差
が生じる。しかも、上記電源回路（500）に流入する電
流は一定でないから、事故電流のレベル検出誤差の補正
が困難であつた。

また、負荷開閉接点（201），（202），（203）を閉成
した投入瞬間においては、上記電源回路（500）の出力
が、マイクロコンピユータ（110）やA/D変換回路（10
0）を駆動するのに不十分であるから、これらの制御回
路が誤動作する欠点があつた。

この発明は上記の問題点を解決するためになされたもの
で、事故電流のレベル検出精度を高めるとともに、負荷
開閉接点の投入瞬間のように、電源回路が不十分な出力
状態にあるとき、その制御回路の誤動作を防止すること
ができる回路しや断器を提供することを目的とする。

［問題点を解決するための手段］この発明による回路遮断器は、交流電路の電流を検出す
る変流器の出力を整流回路で単一方向の電流に変換し、
この整流回路の出力端子に電源回路と電流検出抵抗体を
直列に接続し、上記電流検出抵抗体の両端間の電位差を
増幅する差動増幅器を設けるとともに、上記差動増幅器
や時限回路の正常な動作に不十分な時には開閉回路が開
より閉に動作させない不足電圧動作禁止回路を設けたこ
とを特徴とする。

［作用］変流器で検出された交流電路の電流は整流回路で単一方
向の電流に変換されて、電源回路と電流検出抵抗体にそ
の全電流が流れる。このように、全電流が上記検出抵抗
体を通るため、検出電流の誤差が生じない。そのため、
事故電流のレベル検出精度を高めることができる。

また、不足電圧動作禁止回路を設けたことによつて、回
路しや断器の電流が小さい時でも誤つた動作をすること
はない。

［発明の実施例］第１図はこの発明による回路しや断器の一例を示す回路
図である。同図において、第１図と同一または相当部分
には同一の符号を付して、その詳しい説明を省略する。
また、この実施例においては、説明を簡略化するため
に、２相の交流電路（11），（12）をしや断する回路し
や断器について説明する。

各変流器（21），（22）の２次側には、２次出力電流を
単一方向に変える整流回路（30）が接続され、この整流
回路（30）はダイオード（31），（32）の直列回路と、
ダイオード（33），（34）の直列回路と、ダイオード
（35），（36）の直列回路より構成されている。

（500）は整流回路（30）の正側出力端子に接続された
直流電源回路で、正側端子（5a），基準端子（5b），中
間端子（5c）および負側端子（5d）をもつている。

第２図は上記電源回路（500）の一例を示し、図におい
て、（501）は電磁引外しコイル（80）の動作を容易に
するインピーダンス回路で、このインピーダンス回路
（501）は、抵抗体R4と抵抗体R5の直列回路をトランジ
スタTr1のコレクタに接続するとともに、上記抵抗体R4
と抵抗体R5の接続点と、上記トランジスタTr1のベース
とに抵抗体R6を接続し、さらに、上記抵抗体R4と抵抗体
R5の接続点と、上記トランジスタTr1のエミツタにツエ
ナダイオードZD1を接続して構成されている。

（502）は上記インピーダンス回路（501）に直列接続さ
れた、たとえばツエナダイオードからなる電圧制限素
子、（503）はインピーダンス回路（501）と電圧制限素
子（502）の接続点にアノード側が接続されたダイオー
ド、（504）はダイオード（503）のカソード側と電源回
路（500）の負側端子（5d）の間に接続された平滑用コ
ンデンサであり、上記ダイオード（503）のカソードは
電源回路（500）の正側端子（5a）に接続されている。

（505）は上記正側端子（5a）に接続された基準電圧発
生回路、（506）は基準電圧発生回路（505）に直列接続
された電圧制限素子で、この電圧制限素子（506）と基
準電圧発生回路（505）の接続点は上記電源回路（500）
の負側端子（5d）に接続されている。さらに、上記基準
電圧発生回路（505）の出力端子は電源回路（500）の基
準端子（5b）に接続されている。

上記電源回路（500）の負側端子（5d）は、第１図で示
すように、電流検出抵抗体（40）に接続され、この電流
検出抵抗体（40）の他端は電流検出抵抗体（41），（4
2）の一端に接続されている。これら電流検出抵抗体（4
0），（41），（42）の共通の接続点は整流回路（30）
のダイオード（36）のカソードに接続され、上記電流検
出抵抗体（41），（42）の他端は整流回路（30）のダイ
オード（32），（34）のカソードにそれぞれ接続されて
いる。上記構成によつて、検出抵抗体（40）には各相の
負荷電流に対応する全波整流波形電流が流れ、検出抵抗
体（41），（42）には各相の負荷電流に対応する半波整
流波形電流が流れる。

（60），（61），（62）は電流検出抵抗体（40），（4
1），（42）の電圧降下を電源回路（500）の中間電位Vo
を基準とする信号に変換する差動増幅回路である。

上記差動増幅器（60）は演算増幅器（63）と４つの抵抗
体（64），（65），（66），（67）から構成されてい
る。また、差動増幅器（61）は演算増幅器（631）と４
つの抵抗体（641），（651），（661），（671）から構
成されている。さらに、差動増幅器（62）は演算増幅器
（632）と４つの抵抗体（642），（652），（662），
（672）から構成されている。

上記差動増幅器（60），（61），（62）の電源は電源回
路（500）より供給され、差動増幅器（60），（61），
（62）の入力は電流検出抵抗体（40），（41），（42）
に接続されている。上記差動増幅器（60），（61），
（62）の各利得は電源回路（500）に近い方が小さく設
定されている。

すなわち、差動増幅器（60）の利得＜差動増幅器（61）
の利得＝差動増幅器（62）の利得に設定されている。

（70）は時限回路で、この時限回路（70）は瞬時引外し
回路（230）、短限時引外し回路（220）および長限時引
外し回路（170）を備え、各回路（230），（220），（1
70）の出力端子は並列接続されて、時限回路（70）の出
力端子（70a）となつている。

すなわち、差動増幅器（60）の出力端子には、瞬時引外
し回路（230）が接続され、この瞬時引外し回路（230）
にはピーク値変換回路（210）と短限時引外し回路（22
0）の直列回路が並列接続されている。（160）は差動増
幅器（61），（62）の出力端子に接続された最大相選択
回路、（91）は最大相選択回路（160）の出力端子に接
続された実効値変換回路で、上記長限時引外し回路（17
0）は実効値変換回路（91）の出力端子に接続されてい
る。

上記最大相選択回路（160）は第３図で示すように、差
動増幅器（61），（62）の出力端子に接続されたDC変換
回路（161），（162）と、各DC変換回路（161），（16
2）の出力端子に入力端子が接続された比較器（164）
と、この比較器（164）の出力で制御されて最大相を選
択する選択スイツチ（165）とで構成されている。

（80）は整流回路（30）の正側出力端子に接続された電
磁引外しコイル、（120）は電磁引外しコイル（80）に
直列接続された開閉回路で、この開閉回路（120）の他
端は電源回路（500）の負側端子（5d）に接続されてい
る。上記電磁引外しコイル（80）は開閉接点（201），
（202）としや断機構（100）を介して機械的に連動して
おり、開閉回路（120）が開より閉に切換ることによ
り、上記開閉接点（201），（202）が開放されるように
構成されている。

（50）は時限回路（70）の出力と開閉回路（120）の入
力の間に接続された不足電圧動作禁止回路で、この不足
電圧動作禁止回路（50）は、第２図で示すように比較器
（53）と電圧分割回路（51）とから構成され、抵抗体R7
とR8からなる電圧分割回路（51）は電源回路（500）の
正側端子（5a）と中間端子（5c）に接続されるととも
に、上記抵抗体R7とR8の接続点が上記比較器（53）の一
方の入力端子に接続され、比較器（53）の他方の入力端
子は基準端子（5b）に接続されている。（54）は不足電
圧動作禁止回路（50）の出力スイツチである。

つぎに、上記構成の動作について説明する。

交流電路（11），（12）に電流が流れると、変流器（2
1），（22）の２次巻線に固有の変流比で定まつた２次
電流が流れる。この２次電流を整流回路（30）で単一方
向の電流に変換し、整流回路（30）の出力電流が電源回
路（500）と検出抵抗体（40），（41），（42）を通つ
て整流回路（30）に帰る。この時、電源回路（500）と
検出抵抗体（40）には各電路（11），（12）における各
相の負荷電流に対応する全波整流波形電流が流れ、ま
た、他の各検出抵抗体（41），（42）には各相の負荷電
流に対応する半波整流波形電流が流れる。

上記電源回路（500）に全波整流波形電流が流れ込む
と、この電源回路（500）は第２図で示す構成とするこ
とにより、その各出力端子（5a），（5b），（5c）およ
び（5d）には、第４図で示すような接地された中間端子
（5c）の電位Voを基準とした電圧（＋Ｖ），（Vref），
（−Ｖ）が発生する。その場合、上記出力端子（5a）の
出力電圧（＋Ｖ）にはリツプル分が含まれていてもよ
い。出力電圧（＋Ｖ）と出力電圧（Vref）の関係は（＋Ｖ）＞（Vref）である。

また、電源回路（500）の出力電圧は不足電圧動作禁止
回路（50）に供給され、ヒステリシスを持つた比較器
（53）のため出力電圧（＋Ｖ）が第４図のONレベルより
大きくなれば出力スイツチ（54）を閉じ、出力電圧（＋
Ｖ）がOFFレベルより小さくなれば出力スイツチ（54）
を開く。

このONレベルとOFFレベルの差は、出力電圧（＋Ｖ）の
リツプル分より大きく設定されており、リツプル分によ
り出力スイツチ（54）がON,OFFを繰返さないように設定
されている。

すなわち、出力電圧（＋Ｖ）が規定値以上で、出力電圧
（Vref）が十分安定し、出力電圧（−Ｖ）が規定値のと
きのみ、不足電圧動作禁止回路（50）の出力スイツチ
（54）が閉じる。

他方、上記差動増幅器（60），（61），（62）の電力は
電源回路（500）から供給され、差動増幅器（60），（6
1），（62）の各入力は電流検出抵抗体（40），（4
1），（42）から供給される。

上述したように、上記差動増幅器（60），（61），（6
2）の各利得は差動増幅器（60）の利得＜差動増幅器（61）の利得＝差
動増幅器（62）の利得に設定されているから、第５図で示すように差動増幅器
（61），（62）の出力電圧特性Ａを長限時引外領域にお
いて高くすることができる。つまり、長限時引外し領域
における微弱な電流変化を精度良く検出することができ
る。

なお、他方の差動増幅器（60）の出力電圧特性Ｂは電流
変化の大きな短限時引外し領域を受けもつから、従来と
同様の特性Ｃであつてもよい。

ところで、上記差動増幅器（60），（61），（62）を適
正に動作させるためには、つぎの条件を満足させること
が肝要である。

これを第６図で示す電源回路（500）と差動増幅器（6
0），（61）の等価回路で説明すると、まず、上記回路
が差動増幅器として働くには、演算増幅器（60）の入力
電位Ｖ_OP+1,V_OP-1が電源回路（500）の出力電圧（＋
Ｖ）と出力電圧（−Ｖ）の間の電位である必要がある。
（第７図参照）差動増幅器（60）の入力側抵抗体Rinと
出力側抵抗Routはこの条件を満たすように設定される。

また、差動増幅器（61），（62）についても同様の条件
で定められる。差動増幅器（61）は短限時引外し領域で
は、入力電位Ｖ_OP+2,V_OP-2が電源回路（500）の出力電
圧（−Ｖ）より外れて、動作不能となるが、その時、差
動増幅器（60）が機能しているので問題はない。

上記差動増幅器（60）の出力の瞬時値が、第８図で示す
瞬時引外し電流領域を越えたとき、瞬時引外し回路（23
0）から時限回路（70）としての出力信号を出す。

また、上記差動増幅器（60）の出力はピーク値変換回路
（210）に印加され、このピーク値変換回路（210）の入
出力電圧波形はたとえば第９図で示すようになる。この
ピーク値変換回路（210）の役目は同図（ａ）に示す単
相での引外し特性と、同図（ｂ）に示す多相での引外し
特性に差を生じさせないためである。

このピーク値変換回路（210）の出力は短限時引外し回
路（220）に入力され、その出力電流が第７図で示す短
限時引外し電流領域を越えたとき、上記引外し回路（22
0）から時限回路（70）としての出力信号を出す。

他方、差動増幅回路（61），（62）の出力は、第３図お
よび第10図で示すように、それぞれ最大相選択回路（16
0）の入力となる。最大相選択回路（160）の入力はそれ
ぞれDC変換回路（161），（162）に印加され、この入力
はDC変換回路（161），（162）により多少リツプルを持
つたDC信号電圧に変換される。比較器（164）はヒステ
リシスをもつており、一度選択された相が同一信号電圧
でも一番優位になる。第10図の例では、差動増幅回路
（61）の出力電圧Ｖ_Aが選択されているので、Ｖ_B信号はとなるまで、Ｖ_B信号が選択されない。

これは数サイクルでの高頻度のＶ_A,V_Bの切り換りを防ぐ
ためのもので、高頻度の切り換え動作が後の実効値変換
回路（91）の誤差の原因となるからである。

上記最大相選択回路（160）で選択された相の信号は、
実効値変換回路（91）に入力され、その出力はDC信号に
変換される。実効値変換回路（91）の出力信号は長限時
引外し回路（170）に入力され、その出力電流が第７図
で示す長限時引外し電流領域を越えたとき、上記引外し
回路（220）から時限回路（70）としての出力信号を出
す。

時限回路（70）の出力は不足電圧動作禁止回路（50）の
出力スイツチを経由して開閉回路（120）の入力をトリ
ガし、開閉回路（120）の出力を開より閉にし、電磁引
外し装置（120）を励磁する。電磁引外し装置（120）は
開閉接点（201），（202）を閉より開に操作し事故電流
を遮断する。この動作特性曲線は前述した第８図の通り
である。

なお、開閉接点（201），（202）を流れる電流が定格電
流の10％〜20％程度の小さい電流の時には、電源回路
（500）の出力電圧は時限回路（70）の動作に不十分な
状態がある。その状態で時限回路（70）が誤つた出力を
出すのを防ぐため、不足電圧動作禁止回路（50）の出力
スイツチが開となつて開閉回路（120）の動作を防ぐ。

第11図に他の実施例を示す。この例では最大相選択回路
（160）の前に実効値変換回路（91），（92）を接続し
た例である。

また、第12図は全波整流回路（31），（32）を直列にし
た回路であり、実効値検出はできないが、安価な回路し
や断器を提供できる。

さらに、第13図は全波整流回路（31），（32）をそれぞ
れ検出抵抗体（41），（42）と直列接続し、各直列回路
を並列接続したものである。

なお、上記実施例においては、便宜上、２相の交流電路
（11），（12）をしや断する回路しや断器について説明
したけれども、単相もしくは３相の交流電路をしや断す
るしや断器であつてもよいことはいうまでもない。

［発明の効果］以上のように、この発明によれば、回路しや断器の制御
回路が電源回路と電流検出抵抗体を直列に接触し、差動
増幅器により電流検出抵抗体の両端電位差を電源回路内
にシフトし、また電源回路電圧が制御回路の動作に十分
な時のみ出力可能としたので、高精度な引外し特性を安
価に実現できる。

【図面の簡単な説明】

第１図はこの発明による回路しや断器の一例を示す回路
図、第２図は電源回路と不足電圧動作禁止回路の一例を
示す回路図、第３図は最大相選択回路の一例を示す回路
図、第４図は電源回路と不足電圧動作禁止回路の動作説
明図、第５図は差動増幅器の動作説明図、第６図は電源
回路と差動増幅器の等価回路図、第７図は電源回路と差
動増幅器の動作説明図、第８図は回路しや断器の引外し
特性図、第９図（ａ）はピーク値変換回路の単相での入
出力電圧波形図、第９図（ｂ）はピーク値変換回路の多
相での入出力電圧波形図、第10図は最大相選択回路の動
作説明図、第11図ないし第13図はこの発明による回路し
や断器のそれぞれ異なる例を示する回路図、第14図は従
来の回路しや断器の一例を示す回路図である。（11），（12）……交流電路、（21），（22）……変流
器、（30）……整流回路、（40），（41），（42）……
電流検出抵抗体、（50）……不足電圧動作禁止回路、
（60），（61），（62）……差動増幅器、（70）……時
限回路、（80）……電磁引外し装置、（91）……実効値
変換回路、（120）……開閉回路、（160）……最大相選
択回路、（170）……長限時引外し回路、（201），（20
2）……負荷開閉接点、（210）……ピーク値変換回路、
（220）……短限時引外し回路、（230）……瞬時引外し
回路、（500）……電源回路。なお、図中の同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】交流電路に挿入された負荷開閉接点と、こ
の接点に流れる電流を検出する変流器と、この変流器の
２次巻線に接続され前記変流器の交流２次電流を単方向
電流に変換する整流回路と、この整流回路の出力端子間
に接続されかつ正側・中間・負側の各出力端子に正電位
・中間電位・負電位を出力する直流電圧電源回路と、こ
の電源回路に直列接続された電流検出抵抗体と、上記電
源回路の出力により電力が供給されかつ前記単方向電流
に比例する前記電流検出抵抗体の電圧降下を前記電源回
路の出力の正電位と負電位の間でかつ中間電位を基準と
する出力信号に変換する差動増幅回路と、前記電源回路
から電力が供給されかつ前記単方向電流に比例する前記
差動増幅回路の出力信号を入力とするように接続されか
つ前記単方向電流の所定の大きさに対して所定の時間遅
れを生じさせる時限回路と、前記時限回路の出力により
開より閉に操作される開閉回路と、この開閉回路に直列
接続されかつその直列回路が前記整流回路と前記電源回
路の接続点と前記電源回路と前記電流検出抵抗体の接続
点との間に接続された電磁引外しコイルと、前記開閉回
路が閉じることによって励磁されるとともに前記電磁引
外しコイルにより駆動されて前記負荷開閉接点を閉より
開にするしゃ断機構と、前記直流電圧電源回路の出力電
圧が安定した状態で前記差動増幅回路や前記時限回路の
正常な動作に不十分な時には前記開閉回路が開より閉に
誤動作しないように接続された不足電圧動作禁止回路と
を具備したことを特徴とする回路しゃ断器。
【請求項２】上記電流検出抵抗体は複数の直列抵抗体か
らなり、各検出抵抗体の電圧降下を前記直流電圧電源回
路の出力の正側と負側の間でかつ中間電位を基準とする
出力信号に変換する複数の差動増幅器とを備え、上記電
源回路より離れた側の差動増幅器の利得を他の差動増幅
器の利得よりも大きくした特許請求の範囲第１項に記載
の回路しゃ断器。
【請求項３】上記時限回路は、電源回路より近い側の差
動増幅器の出力端子に接続された瞬時引外し回路と、こ
の瞬時引外し回路に並列接続されたピーク値変換回路と
短限時引外し回路との直列回路と、上記電源回路より離
れた側の差動増幅器の出力端子に接続された実効値変換
回路と長限時引外し回路との直列回路を含む特許請求の
範囲第２項に記載の回路しゃ断器。
【請求項４】多相の各交流電路に挿入された複数の負荷
開閉接点と、各交流電路に流れる電流を検出する複数の
変流器と、上記各接点を流れる電流の瞬時値のうち一番
大きい値に比例する単方向電流が流れるように電源回路
の負側の端子に接続された検出抵抗体と、前記各接点を
流れる電流に比例する単方向電流が流れるように上記検
出抵抗体の他端に接続された複数の検出抵抗体と、前記
電源回路より離れた側の複数の前記検出抵抗体の各電圧
降下を中間電位を基準とする出力信号に変換する複数の
差動増幅器と、各差動増幅器の出力端子に接続されて前
記各接点を流れる電流に比例する単方向電流が最大とな
る相を選択して１つの実効値変換回路に出力電圧を印加
する最大相選択回路とを具備した特許請求の範囲第１項
に記載の回路しゃ断器。
【請求項５】多相の各交流電路に挿入された複数の負荷
開閉接点と、各交流電路に流れる電流を検出する複数の
変流器と、上記各接点を流れる電流の瞬時値のうち一番
大きい値に比例する単方向電流が流れるように電源回路
の負側の端子に接続された検出抵抗体と、前記各接点を
流れる電流に比例する単方向電流が流れるように上記検
出抵抗体の他端に接続された複数の検出抵抗体と、前記
電源回路より離れた側の複数の前記検出抵抗体の各電圧
降下を中間電位を基準とする出力信号に変換する複数の
差動増幅器と、各差動増幅器の出力端子に接続された複
数の実効値変換回路と、この各実効値変換回路の出力端
子に接続されて前記各接点を流れる電流に比例する単方
向電流が最大となる相を選択する最大相選択回路と、こ
の最大相選択回路の出力端子に接続された長限時引外し
回路とを具備した特許請求の範囲第１項に記載の回路し
ゃ断器。