JPH01270721A

JPH01270721A - 回路しや断器

Info

Publication number: JPH01270721A
Application number: JP10103788A
Authority: JP
Inventors: Masa Ozaki; 尾崎　雅; Katsuhiro Furukawa; 勝浩古川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-04-22
Filing date: 1988-04-22
Publication date: 1989-10-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、事故電流を検出したときに主回路接点を開放
させるという引き外し動作を行なう回路しゃ断器に関す
る。

（従来の技術）第５図には、例えば特開昭６２−１７３９３０号公報に
見られるような回路しゃ断器が示されている。即ち、こ
の第５図において、ｌａ、ｌｂ。

１ｃは三相交流電源に接続される電源側端子で、これら
は夫々主回路接点２ａ、２ｂ、２ｃ及び交流電路たる主
回路導体３ａ、３ｂ、３ｃを介して負荷側端子４ａ、４
ｂ、４ｃに接続されている。

５ａ、５ｂ、５ｃは各相の主回路導体３ａ、３ｂ。

３Ｃを夫々−次側導体とした変流器、６ａ、６ｂ。

６ｃは各相用の変流器５　ａ、　　５　ｂ＊　　５　ｃ
の二次側出力を全波整流する整流回路である。また、７
ａ＋７ｂ、７ｃは整流回路５ａ、６ｂｌ　　６ｃの出力
電流を各相用のアナログ電圧信号に変換する負担回路で
あり、そのアナログ電圧信号の電圧レベルは、各相の負
荷電流値に応じたものとなる。つまり、上記変流器５ａ
〜５ｃ、整流回路６ａ〜６Ｃ及び負担回路７ａ〜７Ｃに
よって負荷電流を検出するための電流検出手段８が構成
されている。尚、整流回路６ａ、６ｂ、６ｃの負側の出
力端子、並びに負担回路７ａ、７ｂ、７ｃにおける出力
端子と反対側の端子は、共通電位ラインであるライン９
に接続されている。

そして、上記のような電流検出手段ｓ内の負担回路７ａ
、７ｂ、７ｃからのアナログ電圧信号は、ダイオードＯ
Ｒ回路１０を介してライン１１に与えられると共に、最
大値弁別回路１２に対し個別に入力されるようになって
いる。上記最大値弁別回路１２は、入力された各相のア
ナログ電圧信号のうち最大の信号を選択して出力するよ
うに構成されており、その出力は信号変換回路１３に入
力される。この信号変換回路１３は、入力されたアナロ
グ電圧信号の実効値を演算するようになっており、その
演算結果値はＡ−Ｄ変換回路１４によりデジタル電圧信
号に変換された後にマイクロコンピュータ１５に与えら
れる。このマイクロコンピュータ１５は、入力されたデ
ジタル電圧信号により示される負荷電流値に基づいて主
回路接点２ａ〜２ｃを開放させるという引き外し動作を
制御するためのものであり、その出力ポートＰｏがサイ
リスタ１６のゲートに接続されている。上記サイリスタ
１６は、そのアノードが釈放形の引き外し装置１７を介
してライン１１に接続されていると共に、カソードがラ
イン９に接続されている。

この引き外し装置１７は、サイリスタ１６のオンに応じ
て通電されたときに図示しない引き外し機構を介して主
回路接点２ａ、２ｂ、２ｃを開放する構成となっている
。１８はライン１１及び９間に図示極性の定電圧ダイオ
ード１９を介して接続された限時制御回路で、これは定
電圧ダイオード１９のブレークダウンに応じて通電状態
となったときに、その印加電圧の大小に応じた限時時間
経過後にトリガパルスを出力して前記サイリスク１６の
ゲートに与えるように構成されている。また、２０はラ
イン１１から給電される電源回路で、前記Ａ−Ｄ変換回
路１４及びマイクロコンピュータ１５の電源は、この電
源回路２０から得るようになっている。

上記のように構成された回路しゃ断器において、主回路
導体３ａ、３ｂ、３ｃに負荷電流が流れた状態では、ラ
イン１１に対して、電流検出手段８及びダイオードＯＲ
回路１０を通じてアナログ電圧信号が与えられるように
なる。このため、ライン１１及び９間に電位差が生じて
給電状態になると共に、電源回路２０が機能してＡ−Ｄ
変換回路１４及びマイクロコンピュータ１５に電源が与
えられるようになる。

このような状態で、主回路導体３ａ、３ｂ、３Ｃに短絡
事故に至らない小規模の事故電流が流れたときには、次
のように作用する。即ち、電流検出手段８内の負担回路
７ａ、７ｂ、７ｃから各相の負荷電流値に応じた電圧レ
ベルのアナログ電圧信号が夫々出力されるものであり、
これら電圧信号の波形は周知のように絶対値波形となる
。このように各相用のアナログ電圧信号が出力されると
、最大値弁別回路１２が最も大なる電圧信号を選択する
と共に、信号変換回路１３が、斯様に選択されたアナロ
グ電圧信号の実効値を演算するようになる。そして、信
号変換回路１３からの信号は、Ａ−Ｄ変換回路１４によ
りデジタル電圧信号に変換された後にマイクロコンピュ
ータ１５に一人力される。このとき、マイクロコンピュ
ータ１５は、予め設定されたプログラムに基づいて上記
デジタル電圧信号により示される負荷電流値のレベル判
別を実行し、さらに斯かるレベル判別結果に基づいて所
定の限時動作を行なった後に出力ポートＰＯからトリガ
パルスを出力する。すると、このトリガパルスをゲート
に受けたサイリスタ１６がターンオンして引き外し装置
１７に通電されるようになるため、主回路接点２ａ、２
ｂ、２ｃが開放されるという時延引き外し動作が行なわ
れる。

これに対して、主回路導体３ａ、３ｂ、３ｃに短絡電流
等の大規模の事故電流が流れたときには、次のように作
用する。即ち、この場合には、電流検出手段８内の負担
回路７ａ、７ｂ、７ｃがらのアナログ電圧信号の電圧レ
ベルが急上昇して、ライン１１及び９間の電圧が定電圧
ダイオード１９のツェナー電圧を越えるようになる。す
ると、定電圧ダイオード１９がブレークダウンして限時
制御回路１８が通電状態になるため、所定の限時時間経
過後に上記限時制御回路１８がらトリガパルスが出力さ
れる。従って、このトリガパルスによりサイリスタ１６
がターンオンされるようになり、以て引き外し装置１７
により主回路接点２ａ、２ｂ、２ｃが開放されるという
瞬時引き外し動作が行なわれる。

（発明が解決しようとする課題）上記従来構成の回路しゃ断器では、負荷電流の実効値の
演算を、アナログ信号処理回路である信号変換回路１３
により行なっている。このため、多数のアナログ回路素
子を組合わせる必要が生じて回路構成の複雑化並びに全
体の製造コストの高騰を招くばかりか、その信号変換回
路１３の出力　・レベルを：Ａ！ｉ！するための面倒な
作業が必要となる問題点があった。

本発明は上記のような問題点を解決するためになされた
もので、その目的は、回路構成の簡単化並びに製造コス
トの抑制を図り得ると共に、面倒な調整作業を不要にで
きる等の効果を奏する回路しゃ断器を提供するにある。

［発明の構成］（課題を解決するための手段）本発明は上記目的を達成するために、複数相の交流電路
に流れる各重責荷電流を検出する電流検出手段を備え、
°この電流検出手段からの各市用アナログ電圧信号によ
り示される負荷電流値に基づいて引き外し動作を実行す
るようにした回路しゃ断器において、前記アナログ電圧
信号をデジタル変換するＡ−Ｄ変換回路、及びこのＡ−
Ｄ変換回路からのデジタル電圧信号の演算により得た前
記負荷電流の実効値が設定最大値を越えたときに前記引
き外し動作を実行する信号処理回路を設ける構成とした
ものであり、特に信号処理回路を、前記Ａ−Ｄ変換回路
からのデジタル電圧信号により示される値を二乗する二
乗演算手段、この二乗演算手段の演算結果を一定周期毎
に累算する加算手段、この加算手段による累算回数を計
数する計数手段、この計数手段による計数値が所定値に
達したときに前記加算手段による累算値を上記計数値に
より除算する除算手段、並びにこの除算手段の除算結果
の平方根を演算する平方根演算手段により構成したもの
である。

（作用）電流検出手段からは、複数相の交流電路に流れる負荷電
流値に応じた電圧レベルの各市用アナログ電圧信号が出
力され、このアナログ電圧信号はＡ−Ｄ変換回路により
デジタル変換されて信号処理回路に与えられる。すると
、上記信号処理回路にあっては、入力されるデジタル電
圧信号により示される値つまり負荷電流値に対応した値
を二乗すると共に、この二乗値を一定周期毎に累算し、
その累算回数が所定値に達したときに上記二乗値の累算
値をその累算回数で除算し、この除算結果の平方根を負
荷電流の実効値を示すデータとして算出する。そして、
信号処理回路は、斯様に得た負荷電流の実効値が設定最
大値を越えたときには引き外し動作を実行する。従って
、引き外し動作のための演算処理をデジタル電圧信号に
よってのみ行なうことができる。

（実施例）以下、本発明の一実施例について、第１図乃至第４図を
参照しながら説明する。

全体の電気的構成の概略を示す第２図において、２１　
ａ、　　２　ｌ　ｂ、　　２１　ｃはＡ、Ｂ、Ｃ各相よ
り成る三相交流電源に接続される電源側端子で、これら
は夫々主回路接点２２　ａ、　　２２　ｂ、　　２２　
ｃ及び交流電路たる主回路導体２３　ａ、　　２３　ｂ
、　　２３　ｃを介して負荷側端子２４　ａ、　　２４
　ｂ、　　２４　ｃに接続されている。２５ａ、２５ｂ
、２５ｃは各相の主回路導体２３ａ、２３ｂ、２３ｃを
夫々−次側導体とした変流器、２６ａ、２６ｂ、２６ｃ
はＡ。

Ｂ、Ｃ各相用の変流’２２；　２５　ａ　、　　２５　
ｂ　、　　２５　Ｃの二次側出力を全波整流する整流回
路である。このとき、整流回路２６ａ、２６ｂ、２６ｃ
の負側の各出力端子はライン２７に共通に接続され、正
側の各出力端子は夫々ライン２８ａ、２８ｂ、２８Ｃに
接続されている。２９ａ、２９ｂ、２９ｃは整流回路２
６ａ、２６ｂ、２６ｃの出力電流を各積用のアナログ電
圧信号に変換する負担回路であり、これらは第３図に示
すように、前記ライン２ｇａ、２８ｂ、２８ｃと後述す
る電源回路３０との間に夫々抵抗Ｒ１，Ｒ２，Ｒ３を接
続することにより構成されている。従って、ライン２８
ａ。

２８　ｂ、　　２８　ｃには各抵抗Ｒ１，Ｒ２，Ｒ３で
の電圧降下に応じたアナログ電圧信号Ｖａ、Ｖｂ。

Ｖｃが出力されるものであり、各アナログ電圧信号Ｖａ
、Ｖｂ、Ｖｃの電圧レベルは、各相の負荷電流値１ａ、
Ｉｂ、Ｉｃに応じたものとなる。つまり、以上述べた変
流器２５ａ〜２５Ｃ１整流回路２６　ａ〜２６　Ｃ及び
負担回路２９　ａ　〜２９　ｃによって、主回路導体２
３　ａ、　　２３　ｂ、　　２３　ｃに流れるＡ、Ｂ、
Ｃ各相の負荷電流を検出するための電流検出手段３１が
構成されている。

そして、上記のような電流検出手段３１からライン２８
ａ、２８ｂ、２８ｃに夫々出力される各積用アナログ電
圧信号Ｖａ、Ｖｂ、Ｖｃは、ダイオード３２ａ、３２ｂ
、３２ｃより成るダイオードＯＲ回路３２を介してライ
ン３３に与えられると共に、信号選択手段３４に与えら
れるようになっている。上記信号選択手段３４は、アナ
ログ電圧信号Ｖａ、Ｖｂ、Ｖｃを所定の順序で択一的に
通過させるという選択動作を、外部からの動作指令信号
に基づいて繰返し実行するものであり、その具体的な構
成については後述する。３５は信号選択手段３４の出力
を増幅する差動増幅回路であり、これの具体的構成も後
述する。

３６は差動増幅回路３５の出力（つまりアナログ電圧信
号Ｖａ、Ｖｂ、Ｖｃに対応した電圧信号）をデジタル変
換するＡ−Ｄ変換回路で、その変換出力は信号処理回路
であるマイクロコンピュータ３７に与えられる。このマ
イクロコンピュータ３７は、Ａ−Ｄ変換回路３８による
変換動作を制御する共に、入力されたデジタル電圧信号
により示される負荷電流値に基づいて主回路接点２２ａ
〜２２ｃを開放させるという引き外し動作を制御するた
めのものであり、その出力ボートＰ、がサイリスタ３８
のゲートに接続されている。また、マイクロコンピュー
タ３７は、前記信号選択手段３４の制御も行なうように
構成されており、その出力ボートＰ１から信号選択手段
３４を動作さけ−るための動作指令信号Ｓａ、Ｓｂ、Ｓ
ｃを後述のように出力する。上記サイリスク３８は、そ
のアノードが釈放形の引き外し装置３９を介してライン
３３に接続されていると共に、カソードがライン２７に
接続されている。上記引き外し装置３貴うは、サイリス
タ３８のオンに応じて通電されたときに図示しない引き
外し機構を介して主回路接点２２ａ、２２ｂ、２２ｃを
開放する構成となっている。

４０はライン３３及びライン２７間に図示極性の定電圧
ダイオード４１を介して接続された限時制御回路で、こ
れは定電圧ダイオード４１のブレークダウンに応じて通
電状態となったときに、その印加電圧の大小に応じた限
時時間経過後にトリガパルスを出力して前記サイリスク
３８のゲートに与えるように構成されている。尚、信号
選択手段３４、Ａ−Ｄ変換回路３６及びマイクロコンピ
ュータ３７等の電源は、前記電源回路３０から得るよう
になっている。

第３図には信号選択手段３４及び差動増幅回路３５の具
体的な構成例が関連回路と共に示されており、以下この
第３図について説明する。即ち、前にも述べたように負
担回路２９ａ、２９ｂ、２９ｃを構成する抵抗Ｒ１，Ｒ
２，Ｒ３は、ライン’ｌ　３　ａ、　　’ｌ　ｇ　ｂ、
　　２８　Ｃと電源回路３０との間に接続されている。

この電源回路３０は、これに接続されたライン４２にア
ナロググランド電圧を出力するようなっており、このラ
イン４２及び前記抵抗Ｒ１，Ｒ２，Ｒ３が共通に接続さ
れたライン４３間に正電圧を出力すると共に、ライン４
２及び前記ライン２７間に負電圧を出力する二電源型に
構成されている。

信号選択手段３４において、４４ａ、４４ｂ。

４４ｃはアナログスイッチで、これらの各入力側端子は
夫々抵抗Ｒ４，Ｒ５，Ｒ８を介して前記ライン２８　ａ
、　　２８　ｂ、　　２３　ｃに接続され、マタ各出力
側端子はライン４５に共通に接続されている。

このとき、上記ライン４５は抵抗Ｒ７を介してアナログ
グランド電位のライン４２に接続されており、この抵抗
Ｒ丁にはノイズ吸収用のコンデンサＣ１が並列接続され
ている。上記各アナログスイッチ４４ａ、４４ｂ、４４
ｃは、そのゲート端子に前記マイクロコンピュータ３７
からの動作指令信号Ｓａ、ｓｂ、Ｓｃを受けるようにな
っており、その信号入力状態で導通するようになってい
る。

また、信号選択手段３４において、アナログスイッチ４
４　ａ、　　４４　ｂ、　　４４　ｃの各入力側端子に
は、これらのオフ時に過大電圧が印加されることを阻止
するためのダイオードＤＩ　、Ｄ２　ｒ　Ｄ３の各アノ
ードが夫々接続されており、これらダイオードＤ　１　
＊　Ｄ２　＊　Ｄ３の各カソードは前記ライン４３に共
通に接続されている。

一方、差動増幅回路３５において、４６はライン４３及
び２７を電源としたオペアンプで、その非反転入力端子
（＋）がライン４５に接続されていると共に、反転入力
端子（−）が抵抗Ｒ８を介してライン４３に接続されて
いる。また、オペアンプ４６の出力端子と反転入力端子
（−）との間には帰還抵抗Ｒ９及びノイズ吸収用コンデ
ンサＣ２の並列回路が接続されている。さらに、オペア
ンプ４６の出力端子は、Ａ−Ｄ変換回路３６の入力端子
ＡＤに接続されている。尚、この場合において、抵抗Ｒ
４〜Ｒ９の抵抗値をその符号で表わした場合、各抵抗値
は、Ｒ４−Ｒ５−Ｒ６−Ｒ８−Ｒａｓ　Ｒ７””　Ｒ９
−Ｒｂとなるように設定されている。

さて、第１図にはマイクロコンピュータ３７の主要部の
構成が機能ブロックの組合わせにより示されている。即
ち、この第１図において、４７はＡ−Ｄ変換回路３６か
らのデジタル電圧信号を受ける二乗演算手段で、これは
上記デジタル電圧信号により示される値（負荷電流値に
相当）を二乗するようになっている。４８は上記二乗演
算手段４７の演算結果を一定周期毎にサンプリングして
累算する加算手段であり、この場合上記サンプリングは
、例えば５９Ｈｚまたは６０Ｈｚの電源周波数の１半波
当り５回の割合で行なうようになっている。４９は上記
加算手段４８によるサンプリング回数（累算回数）を計
数する計数手段、５０は上記計数手段４９の計数値が所
定値たる例えばｒｌ　２８Ｊに達したときに除算指令信
号を出力するための判定手段である。５１は除算手段で
、これは判定手段５０から除算指令信号が出力されたと
き、つまり加算手段４８によるサンプリング回数が１２
８回に達したときに、その加算手段４８による累算値を
前記計数手段４９の計数値（つまりｒｌ　２８Ｊ　）に
より除算するようになっている。

５２は除算手段５１の除算結果の平方根を演算する平方
根演算手段であり、これの演算結果は負荷電流の実効値
に相当する。つまり、以上述べた番手段４７乃至５２に
より実効値演算手段５３が構成される。尚、加算手段４
８及び計数手段４９による演算値は、例えば除算手段の
除算動作が終了する毎に初期化されるようになっている
。このように構成された結果、負荷電流の実効値の演算
は、電源周波数が５０Ｈｚの場合的２５６ｍｓ程度の周
期で行なわれ、また電源周波数が６０Ｈｚの場合的２１
３ｍｓ程度の周期で行なわれるようになり、回路しゃ断
器用の実効値演算機能として十分な性能が得られる。

しかして、平方根演算手段５２の出力、つまり負荷電流
の実効値演算結果は、シリアル信号として端子Ｑから外
部回路に与えらて負荷電流値の表示用等に洪されると共
に、引き外し演算手段５４に与えられるようになってい
る。この引き外し演算手段５４は、入力データにより示
される負荷電流の実効値のうち最大のものを選択してそ
のレベル判別を行ない、その判別結果に基づいて前記サ
イリスタ３８へのトリガパルスの出力動作（つまり引き
外し動作）制御する。

さて、以下においては、上記構成の作用についてマイク
ロコンピュータ３７による制御内容と共に説明する。今
、主回路導体２３ａ、２３ｂ、２３Ｃに負荷電流が流れ
た状態では、ライン２８ａ。

２８ｂ、２８ｃｌ：アナログ電圧信号Ｖａ、Ｖｂ。

Ｖｃが出力されるようになるため、電源回路３０が機能
して信号選択手段３４．差動増幅回路３５゜Ａ−Ｄ変換
回路３６及びマイクロコンピュータ３７に電源が与えら
れるようになる。

このような電源投入状態で、主回路導体２３ａ。

２３ｂ、２３ｃに短絡事故に至らない小規模の事故電流
が流れたときには、次のように作用する。

即ち、電流検出手段３１からライン２８ａ、２８ｂ、２
８ｃに対し、Ａ、Ｂ、Ｃ各相の負荷電流値Ｉａ、Ｉｂ、
Ｉｃに夫々対応した電圧レベルのアナログ電圧信号Ｖａ
、Ｖｂ、Ｖｃが出力されるものであり、これら電圧信号
ＶＢ、Ｖｂ、Ｖｃの波形は周知のように絶対値波形とな
る。ここで、電源回路３０によってライン４３及び４２
間に出力される電圧をＶｚとした場合、Ｖａ、Ｖｂ、Ｖ
ｃは次式で表わされる。

Ｖａ＝ＲＩ　　Ｉ　ａ＋ＶｚＶｂ＝Ｒ２Ｉｂ＋ＶｚＶｃ＝Ｒ３１ｃ＋Ｖｚ一方、マイクロコンピュータ３７は、動作指令信号Ｓａ
、Ｓｂ、Ｓｃをこの順に時分割した状態で所定周期にて
反復出力して信号選択手段３４に与える。このため、動
作指令信号Ｓａが出力された期間にはアナログスイッチ
４４ａが導通し、ライン２８ａに出力されたアナログ電
圧信号Ｖａが、抵抗Ｒ４，アナログスイッチ４４ａ及び
ライン４５を介して差動増幅回路３５内のオペアンプ４
６の非反転入力端子（＋）に与えられる。また、動作指
令信号ｓｂ及びＳｃ出力された各期間には、アナログス
イッチ４４ｂ及び４４ｃの各導通に応じて、ライン２８
ｂ及び２８ｃに出力されたアナログ電圧信号ｖｂ及びＶ
ｃが、夫々抵抗Ｒ５，アナログスイッチ４４ｂ、ライン
４５或は抵抗Ｒ６゜アナログスイッチ４４Ｃ，ライン４
５を介してオペアンプ４６の非反転入力端子（＋）に与
えられる。このとき、上記ライン４５は、アナロググラ
ンド電位のライン４２に対して抵抗Ｒ７を介して接続さ
れているから、上記のようにアナログスイッチ４４　ａ
、　　４４　ｂ、　　４４　ｃの各導通に応じてオペア
ンプ４６の非反転入力端子（＋）に夫々与えられるアナ
ログ電圧信号Ｖ″Ｂ、　Ｖ’ｂ、　Ｖ’ｅは、次式で与
えられる。但し、次式においてＶｏはライン４２の電位
（アナロググランド電位）である。

Ｖ’ａ　＝　（Ｒ１１ａ＋Ｖｚ−Ｖｏ）　Ｒ７／　（Ｒ
４＋Ｒ７）Ｖ’ｂ　＝　（Ｒ２１ｂ＋Ｖｚ−Ｖｏ）　Ｒ
７／　（Ｒ５＋Ｒ７）Ｖ’ｃ　＝　（Ｒ３１ｃ＋Ｖｚ−
Ｖｏ）　Ｒ７／　（ＲＱ＋Ｒ７）しかして、オペアンプ
４６には、その反転入力端子（−）に対しライン４３か
ら（Ｖｚ−Ｖｏ）で示される値の電圧が抵抗Ｒ８を介し
て与えられ、また、非反転入力端子（＋）に対し上記ア
ナログ電圧信号Ｖ’ａ、　Ｖ’ｂ、　Ｖ’ｃの何れかが
入力されるため、そのオペアンプ４６による増幅出力電
圧は、次式で得られる。但し、以下においては、アナロ
グ電圧信号Ｖ’Ｈ，Ｖ’ｂ、　Ｖ’ｃが人力された各場
合におけるオペアンプ４６の増幅出力電圧を夫々ＶｘＢ
、　Ｖ　ｘｂ、　　Ｖ　ｘｃとして表わすことにする。

Ｖｘａ　−Ｖ’ａ　（Ｒ８＋Ｒ９）　／Ｒ８−（Ｖｚ−
Ｖｏ）　Ｒ９／Ｒ８Ｖｘｂ　−Ｖ’ｂ　（Ｒ８＋Ｒ９）
　／Ｒ８−（Ｖｚ−Ｖｏ）　Ｒ９／Ｒ８Ｖｘｃ＝　　Ｖ
’ｃ　（Ｒ８＋Ｒ９）　／Ｒ８−（Ｖｚ−Ｖｏ）　Ｒ９
／Ｒ８ここで、Ｒ４−Ｒ５−Ｒｅ　＝Ｒ８−Ｒａに設定
され、且つＲ７−Ｒ９−Ｒｂに設定されているから、Ｖ
’Ｂ、Ｖ’ｂ、Ｖ’ｃ及びＶ　ｘａ、　　Ｖ　ｘｂ、　
　Ｖ　ｘｃは夫々次式で得られる。

Ｖ　’ａ　−（Ｒ１１ａ＋Ｖｚ−Ｖｏ）　Ｒｂ／　（Ｒ
ａ＋Ｒｂ）Ｖ　’ｂ　−（Ｒ２１ｂ＋Ｖｚ−Ｖｏ）　Ｒ
ｂ／　　（Ｒａ＋Ｒｂ）Ｖ　’ｃ＝　　（Ｒ３１ｃ＋Ｖ
ｚ−Ｖｏ）　Ｒｂ／　　（Ｒａ＋Ｒｂ）Ｖｘａ−Ｖ’ａ
　（Ｒａ＋Ｒｂ）　　／Ｒａ　−（Ｖｚ−Ｖｏ）　　Ｒ
ｂ／Ｒａ−１ａＲＩＲｂ／　ＲａＶｘｂ　−Ｖ’ｂ　（Ｒａ＋Ｒｂ）　／Ｒａ　−（Ｖｚ
−Ｖｏ）　Ｒｂ／Ｒａ−ＩｂＲ２Ｒｂ／　ＲａＶｘｃ＝　Ｖ’ｃ　（Ｒａ＋Ｒｂ）　／Ｒａ　−（Ｖｚ
−Ｖｏ）　Ｒｂ／Ｒａ−１ｃＲ３Ｒｂ／　Ｒａ以上のようにして、マイクロコンピュータ３７にて信号
選択手段３４を制御することにより、差動増幅回路３５
の出力端子から、Ａ、Ｂ、Ｃ各相の負荷電流値Ｉａ、Ｉ
ｂ、Ｉｃに比例した電圧レベルのアナログ電圧信号Ｖ　
ｘａ、　Ｖ　ｘｂ、　　Ｖ　ｘｃを取出すことができる
ものである。この場合、負担回路２９　ａ、　　２９　
ｂ、　　２９　ｃを構成する各抵抗Ｒ１＋Ｒ２，Ｒ３を
等しく設定しておけば、上記各アナログ電圧信号Ｖ　ｘ
ａ、　Ｖ　ｘｂ、　Ｖ　ｘｅを同じ基準で比較すること
ができる。

このように得られたアナログ電圧信号ＶＸａ、Ｖｘｂ、
　Ｖｘｃは、Ａ−Ｄ変換回路３６によりデジタル電圧信
号に変換された後にマイクロコンピュータ３７に人力さ
れる。このときマイクロコンピュータ３７においては、
実効値演算手段５３が上記デジタル電圧信号により示さ
れる負荷電流の実効値の演算を行なうと共に、引き外し
演算手段５４が各用魚荷電流の実効値のうち最大のもの
を選択してそのレベル判別を実行する。尚、マイクロコ
ンピュータ３７は、前述したような動作指令信号Ｓａ、
Ｓｂ、Ｓｃによる信号選択手段３４の時分割制御と同時
に、Ａ−Ｄ変換回路３６も時分割制御するようになって
いる。そして、マイクロコンピュータ３７は、上記レベ
ル判別結果に基づいて事故電流の有無を検知し、事故電
流が流れた旨を検知した場合には、その事故電流の大き
さに応じた限時動作を行なった後に出力ボートＰｏから
トリガパルスを出力する。すると、このトリガパルスを
ゲートに受けたサイリスク３８がターンオンして引き外
し装置３９に通電されるようになるため、主回路接点２
２　ａ、　　２２　ｂ、　　２２　ｃが開放されるとい
う通常の引き外し動作が行なわれる。

これに対して、主回路導体２３ａ、２３ｂ、２３ｃに短
絡電流等の大規模の事故電流が流れたときには、次のよ
うに作用する。即ち、この場合には、電流検出手段３１
からライン２８　ａ　＊　　２８　ｂ　＊２８ｃに出力
されるアナログ電圧信号Ｖａ、Ｖｂ。

Ｖｃの電圧レベルが急上昇するため、ライン３３及びラ
イン２７間の電圧もダイオードＯＲ回路３２を通じて上
昇して定電圧ダイオード４１のツェナー電圧を越えるよ
うになる。すると、定電圧ダイオード４１がブレークダ
ウンして限時制御回路４０が通電状態になるため、上記
限時制御回路４０からは、その印加電圧（即ち負荷電流
値）の大小に応じた所定の限時時間経過後にトリガパル
スが出力される。従って、このトリガパルスによりサイ
リスク３８がターンオンされるようになり、以て引き外
し装置３９により主回路接点２２ａ。

２２ｂ、２２ｃが開放されるという瞬時引き外し動作が
行なわれる。

第４図のフローチャートには、第１図に機能ブロックの
組合わせにより示した実効値演算手段５３の具体的なプ
ログラム例が示されており、以下これについて関連作用
と共に説明する。

第４図において、まず、マイクロコンピュータ３７の電
源投入に応じた初期化ステップａの実行後に、変数Ｋを
初期値「１」にセットする（ステップｂ）。この後、ス
テップＣにおいて、信号選択手段３４に対し動作指令信
号Ｓａを出力すると共に、Ａ−Ｄ変換回路３６に対して
デジタル変換開始指令を出力する。すると、信号選択手
段３４がＡ相のアナログ電圧信号Ｖａを通過させるよう
になり、この電圧信号ＶａはＡ−Ｄ変換回路３６により
Ａ相用のデジタル電圧信号に変換される。

次いで、上記デジタル電圧信号により示されるデジタル
データＡｋの二乗演算を行なうと共に、その演算結果値
ＡｋＪ　をデータＤｋとしてストアする（ステップｄ）
。さらに、次のステップｅでは、上記のようにストアさ
れたデジタルデータＤｋ（−Ａｋｌ　）を累算用メモリ
データＥｋに加算する。以上のようなステップｃ、ｄ、
ｅによって、二乗演算手段４７及び加算手段４８による
人相の負荷電流値Ｉａ用の演算処理が行なわれる。８こ
の後には、ステップｆにおいて、信号選択手段３４に対
し動作指令信号ｓｂを出力すると共に、Ａ−Ｄ変換回路
３６に対してデジタル変換開始指令を出力する。従って
、この場合には、Ｂ相のアナログ電圧信号ｖｂが信号選
択手段３４を通過してＡ−Ｄ変換回路３６によりＢ積用
のデジタル電圧信号に変換される。次いで、上記デジタ
ル電圧信号により示されるデジタルデータＢｋの二乗演
算を行なうと共に、その演算結果値ＢｋｆをデータＦｋ
としてストアしくステップｇ）、さらに次のステップｈ
において、上記のようにストアされたデータＦｋ　（−
Ｂｋ’　）を累算用メモリデータＧｋに加算する。以上
のようなステップｆ、ｇ＋ｈによって、二乗演算子段４
７及び加算手段４８によるＢ相の負荷電流値！ｂ用の演
算処理が行なわれる。

引続いてステップｉにおいて、信号選択手段３４に対し
動作指令信号Ｓｃを出力すると共に、Ａ−Ｄ変換回路３
６に対してデジタル変換開始指令を出力する。従って、
この場合には、Ｃ）ｆｌのアナログ電圧信号Ｖｃが信号
選択手段３４を通過してＡ−Ｄ変換回路３６によりＣ相
用のデジタル電圧信号に変換される。次いで、上記デジ
タル電圧信号により示されるデジタルデータＣｋの二乗
演算を行なうと共に、その演算結果値Ｃｋ’をデータＨ
ｋとしてストアしくステップｊ）、さらに次のステップ
ｋにおいて、上記のようにストアされたデータＨｋ　（
−Ｃｋｌ　）を累算用メモリデータＩｋに加算する。以
上のようなステップｉ＋　　Ｊ＋　　ｋによって、二乗
演算手段４７及び加算手段４８によるＣＦ■の負荷電流
値Ｉｃ用の演算処理が行なわれる。

この後には、ステップ化において、変数Ｋが所定の設定
値Ｎに達したか否かを判断し、ｒＮＯＪの場合には変数
Ｋを「１」だけインクリメントするステップｍを実行し
た後にステップＣへ戻る。

この場合において、上記ステップｃ　−ｋの１サイクル
の周期がｔｏであった場合には、ステツブシでｒＹＥｓ
Ｊと判断されるまでの所要時間Ｔは、Ｔ−Ｎやｔｏとな
り、従ってステップｅ、ｈ、にでのＮはＮ　”　Ｔ　／
　ｔ　ｏで表わされる。尚、上記ステップ化及びｎは、
夫々判定手段５０及び計数手段４９に相当する。

上記ステップえでｒＹＥｓＪと判断した場合、つまりス
テップｃｘｋがＮ回実行されて各市用デジタルデータＤ
ｋ　（−Ａｋｆ　）、Ｆｋ　（−Ｂｋ”　）、Ｈｋ　（
−Ｃｋｌ　）がＮ回すンプリングされて、夫々の累算デ
ータＥｋ、Ｇｋ、Ｉｋが得られた場合には、まずステッ
プｎにおいて、デジタルデータＥｋをＮにより除算する
と共に、その除算結果Ｅｋ／Ｎを新たなデータＥｋとし
てストアする。

次いで、そのストアデータＥｋの平方根、／”ＴＴ。

つまりＡ相の負荷電流Ｉａの実効値を演算する（ステッ
プ０）。この後には、ステップｐにおいて、デジタルデ
ータＧｋをＮにより除算すると共に、その除算結果Ｃ；
に／Ｎを新たなデータＧｋとしてストアする。次いで、
そのストアデータＧｋの平方根、、／？Ｔ、つまりＢ相
の負荷電流１ｂの実効値を演算する（ステップｑ）。さ
らに、ステップｒにおいて、デジタルデータＩｋをＮに
より除算すると共に、その除算結果１に／Ｎを新たなデ
ータｌｋとしてストアする。次いで、そのストアデータ
Ｉｋの平方根、／７玉−１つまりＣ相の負荷電流１ｃの
実効値を演算する（ステップＳ）。このステップＳ実行
後にはステップｂへ戻って、以下のステップを上述同様
に繰返す。尚、上記ステップｎ、ｐ、ｒは除算手段５１
に相当し、ステップ０＃　Ｑｌ　　’は平方根演算手段
５２に相当する。

尚、本発明は上記した実施例に限定されるものではなく
、例えば信号処理回路をディスクリート回路を組合わせ
て成るデジタル回路により実現しても良い等、その要旨
を逸脱しない範囲で種々変形して実施することができる
。

［発明の効果］本発明によれば、以上の説明によって明らかなように、
複数相の交流電路に流れる負荷電流値を示す各積用アナ
ログ電圧信号をデジタル変換するＡ−Ｄ変換回路、並び
にこのＡ−Ｄ変換回路からのデジタル電圧信号により示
される各相の負荷電流値に基づいて引き外し動作を実行
する信号処理回路を夫々設けると共に、特に上記信号処
理回路を、夫々デジタル信号の処理手段である二乗演算
手段、加算手段、計数手段除算手段及び平方根演算手段
により構成したから、必要なアナログ回路素子数を減ら
すことができて、回路構成の簡単化並びに製造コストの
抑制を図り得る。また、上記のように引き外し動作のた
めの信号処理をデジタル的に行なう構成であるから、従
来必要であった面倒な出力レベル調整作業が不要になる
。さらに、信号処理手段により負荷電流の実効値をデジ
タル演算するのに要する時間は過電流保護動作時間に比
して十分に早くすることができるから、その演算結果値
の精度向上を期待できる。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例を示すもので、第
１図は要部の電気的構成を示すブロック図、第２図は全
体の概略的回路構成図、第３図は同第２図中の一部を詳
細に示す回路構成図、第４図は信号処理回路の制御内容
例を示すフローチャートである。また、第５図は従来例
説明用の第２図相当図である。図中、２２ａ、２２ｂ、２２ｃは主回路接点、２３ａ、
　　２３ｂ、２３ｃは主回路導体（交流電路）、２５ａ
、２５ｂ、２５Ｃは変流器、２６ａ、２６ｂ、２６Ｃは
整流回路、２９ａ、２９ｂ、２９Ｃは負担回路、３０は
電源回路、３１は電流検出手段、３４は信号選択手段、
３５は演算増幅回路、３６はＡ−Ｄ変換回路、３７はマ
イクロコンピュータ（信号処理回路）、３８はサイリス
ク、３９は引き外し装置、４７は二乗演算手段、４８は
加算手段、４９は計数手段、５０は判定手段、５１は除
算手段、５２は平方根演算手段、５３は実効値演算手段
、５４は引き外し演算手段を示す。出願人　　株式会社　　東　　　芝第１図第　３　図

Claims

【特許請求の範囲】

１、複数相の交流電路に流れる負荷電流を検出して各相
の負荷電流値に応じた電圧レベルの各相用アナログ電圧
信号を夫々出力する電流検出手段を備え、上記アナログ
電圧信号により示される負荷電流値に基づいて引き外し
動作を実行するようにした回路しや断器において、前記
電流検出手段からのアナログ電圧信号をデジタル変換す
るＡ−Ｄ変換回路と、このＡ−Ｄ変換回路からのデジタ
ル電圧信号に基づいて前記引き外し動作を実行する信号
処理回路とを具備し、前記信号処理回路は、前記Ａ−Ｄ
変換回路からのデジタル電圧信号により示される値を二
乗する二乗演算手段と、この二乗演算手段の演算結果を
一定周期毎に累算する加算手段と、この加算手段による
累算回数を計数する計数手段と、この計数手段による計
数値が所定値に達したときに前記加算手段による累算値
を上記計数値により除算する除算手段と、この除算手段
の除算結果の平方根を演算する平方根演算手段とを含ん
で構成され、上記平方根演算手段の演算結果により示さ
れる負荷電流の実効値が設定最大値を越えたときに引き
外し動作を行なうように構成されていることを特徴とす
る回路しや断器。