JP2575474B2

JP2575474B2 - 回路しゃ断器

Info

Publication number: JP2575474B2
Application number: JP24153288A
Authority: JP
Inventors: 雅尾▲崎▼
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1988-09-27
Filing date: 1988-09-27
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: JPH0295128A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、事故電流を検出したときに主回路接点を開
放させるという引き外し動作を行なう回路しや断器に関
する。

（従来の技術）この種の回路しや断器の一例として、特開昭62−1739
30号公報に記載されたものが知られており、これは概略
次に述べるような構成となっている。即ち、三相交流電
源と各相用の主回路導体との間には、夫々主回路接点を
介在させており、これら主回路接点は、自動引き外し装
置が駆動されるのに応じて開放されるようになってい
る。上記各相の主回路導体には、これらに流れる負荷電
流を検出する各相用変換器を夫々設けており、その変流
器の二次側出力は個別に全波整流された後に、各相用負
担回路において各相の負荷電流値を示す三種類のアナロ
グ電圧信号に変換される。上記負担回路の出力側には最
大相弁別回路を設けており、この弁別回路は上記各相の
アナログ電圧信号のうち最大の信号を選択して信号変換
回路に与える。この信号変換回路は、入力されたアナロ
グ電圧信号の実効値または平均値を演算するようになっ
ており、その演算結果値はＡ−Ｄ変換回路によりデジタ
ル電圧信号に変換された後にマイクロコンピュータに与
えられる。このマイクロコンピュータは、入力されたデ
ジタル電圧信号により示される負荷電流値のレベル判別
を行ない、斯かるレベル判別結果に基づいて所定の時限
動作を行なった後に前記自動引き外し装置を駆動し、以
て主回路接点を開放させるという引き外し動作を行う。

（発明が解決しようとする課題）上記従来構成の回路しや断器では、各相用のアナログ
電圧信号のうち最大電圧レベルの信号の弁別並びに斯様
に弁別されたアナログ電圧信号の実効値または平均値の
演算のために、多数のアナログ回路素子を備える必要が
あって回路構成の複雑化やコストの上昇を伴うという事
情下にある最大相弁別回路及び信号変換回路を利用して
いる。このため、全体の製造コストの高騰を招くばかり
か、これら最大相弁別回路及び信号変換回路の出力レベ
ルを調整するための面倒な作業が必要となる問題点があ
った。

本発明は上記のような問題点を解決するためになされ
たもので、その目的は、回路構成の簡略化により安価に
できると共に、面倒な調整作業を不要にでき、しかも引
き外し動作のための信号処理時における信号誤差を小さ
くできて安定した保護動作を行ない得る等の効果を奏す
る回路しや断器を提供するにある。

［発明の構成］（課題を解決するための手段）本発明は上記目的を達成するために、複数相の交流電
流に流れる各相負荷電流を検出する電流検出手段を備
え、この電流検出手段からの各相用アナログ電圧信号に
より示される負荷電流値に基づいて引き外し動作を実行
するようにした回路しや断器において、前記電流検出手
段からの各相用アナログ電圧信号を所定の順序で択一的
に通過させるという選択動作を繰返す信号選択手段、こ
の信号選択手段を通過したアナログ電圧信号と所定の基
準電圧を反転入力端子及び非反転入力端子に受けて両入
力電圧の差を各相の負荷電流値に対応した増幅アナログ
電圧信号として出力する差動増幅手段、この差動増幅手
段からの出力をデジタル変換するＡ−Ｄ変換回路、並び
にこのＡ−Ｄ変換回路からのデジタル電圧信号により示
される各相の負荷電流値に基づいて前記引き外し動作を
実行する信号処理回路を夫々を設けた上で、前記信号選
択手段を、前記選択動作の他に、前記差動増幅手段の一
方の入力端子に対して他方の入力端子に与えられる前記
基準電圧と同一電圧レベルの補助アナログ電圧信号を与
えることにより当該差動増幅手段から増幅補助アナログ
電圧信号を出力させるように構成し、前記信号処理回路
による引き外し動作が、前記増幅アナログ電圧信号及び
増幅補助アナログ電圧信号に夫々対応した各デジタル電
圧信号の差に基づいて行なわれるように構成したもので
ある。

このとき、信号処理回路をマイクロコンピュータによ
り構成し、入力されるデジタル電圧信号に基づいて少な
くとも負荷電流の実効値若しくは平均値の演算を行なう
と共に、その演算結果に基づいて引き外し動作を実行す
るように構成することもできる。

また、信号処理回路は、前記信号選択手段の選択動作
を制御すると共に、その制御に同期してデジタル電圧信
号に基づいた引き外し動作を行なう構成であっても良
い。

（作用）電流検出手段からは、複数相の交流電路に流れる負荷
電流値に応じた電圧レベルの各相用アナログ電圧信号が
出力される。すると、信号選択手段が、上記各相用アナ
ログ電圧信号を所定の順序で択一的に通過させると共
に、差動増幅手段が、上記信号選択手段からのアナログ
電圧信号と所定の基準電圧との差を各相を負荷電流値に
対応した増幅アナログ電圧信号として出力するようにな
る。また、このとき信号選択手段にあっては、差動増幅
手段の一方の入力端子に前記基準電圧と同一レベルの補
助アナログ電圧信号を与え、これにより差動増幅手段か
ら上記補助アナログ電圧信号及び基準電圧の差に応じた
増幅補助アナログ電圧信号を出力させる。このように出
力される増幅補助アナログ電圧信号は、本来は零レベル
となる筈であるが、実際には、周囲温度の変化，素子の
回路定数のばらつき等に起因した前記基準電圧の変動分
に対応した電圧レベルが現われるようになる。この場
合、負荷電流値に対応した増幅アナログ電圧信号は、上
記基準電圧と前記各相用アナログ電圧信号との差である
から、結果的に増幅補助アナログ電圧信号の電圧レベル
は、上記増幅アナログ電圧信号により示される負荷電流
値に含まれる誤差分を示すことになる。

しかして、以上のようにして差動増幅手段から出力さ
れる増幅アナログ電圧信号及び増幅補助アナログ電圧信
号は、Ａ−Ｄ変換回路によりデジタル変換される。この
結果、Ａ−Ｄ変換回路からは、複数相の交流電流に流れ
る負荷電流値に対応したデジタル電圧信号が各相毎に繰
返し出力されると共に、基準電圧の変動分（ひいては上
記デジタル電圧信号により示される負荷電流値に含まれ
る誤差分）を示す増幅補助アナログ電圧信号に対応した
デジタル電圧信号が出力される。そして、信号処理回路
にあっては、前記増幅アナログ電圧信号に対応したデジ
タル電圧信号により示される各相の負荷電流値と、前記
増幅補助アナログ電圧信号に対応したデジタル電圧信号
により示される負荷電流値の誤差分との差に基づいて、
引き外し動作を実行する。従って、引き外し動作のため
の信号処理をデジタル信号によって行なうことができ、
しかも、その信号処理時における信号誤差を抑制できて
安定した引き外し動作を行なうことができる。

このとき、信号処理回路をマイクロコンピュータによ
り構成すると共に、斯かる信号処理回路による前記引き
外し動作のための演算処理を、デジタル電圧信号に基づ
いた負荷電流の実効値若しくは平均値の演算結果により
行なうようにした場合には、その引き外し動作の精度が
良くなる。また、斯かる信号処理回路によって、信号選
択手段の選択動作の制御を行なうと共に、この制御に同
期して上記のような引き外し動作を行なうようにすれ
ば、信号選択手段による選択動作の制御と信号処理回路
による信号処理とを同期させるための手段を別途に設け
る必要がなくなる。

（実施例）以下、本発明の一実施例について図面を参照しながら
説明する。

全体の電気的構成の概略を示す第１図において、1a,1
b,1cはA,B,C各相より成る三相交流電源に接続される電
源側端子で、これらは夫々主回路接点2a,2b,2c及び交流
電路たる主回路導体3a,3b,3cを介して負荷側端子4a,4b,
4cに接続されている。5a,5b,5cは各相の主回路導体3a,3
b,3cを夫々一次側導体とした変流器、6a,6b,6cはA,B,C
各相用の変流器5a,5b,5cの二次側出力を全波整流する整
流回路である。このとき、整流回路6a,6b,6cの負側の各
出力端子はライン７に共通に接続され、正側の各出力端
子は夫々ライン8a,8b,8cに接続されている。9a,9b,9cは
整流回路6a,6b,6cの出力電流を各相用のアナログ電圧信
号に変換する負担回路であり、これらは第２図に示すよ
うに、前記ライン8a,8b,8cと後述する電源回路10との間
に夫々抵抗R1,R2,R3を接続することにより構成されてい
る。従って、ライン8a,8b,8cには各抵抗R1,R2,R3での電
圧降下に応じたアナログ電圧信号Va,Vb,Vcが出力される
ものであり、各アナログ電圧信号Va,Vb,Vcの電圧レベル
は、各相の負荷電流値に応じた検出電流Ia,Ib,Icに応じ
たものとなる。つまり、以上述べた変流器5a〜5c,整流
回路6a〜6c及び負担回路9a〜9cによって、主回路導体3
a,3b,3cに流れるA,B,C各相の負荷電流を検出するための
電流検出手段11が構成されている。

そして、上記のような電流検出手段11からライン8a,8
b,8cに夫々出力される各相用アナログ電圧信号Va,Vb,Vc
は、ダイオード12a,12b,12cより成るダイオードOR回路1
2を介してライン13に与えられると共に、信号選択手段1
4に与えられるようになっている。上記信号選択手段14
は、アナログ電圧信号Va,Vb,Vcを所定の順序で択一的に
通過させるという選択動作を、外部からの動作指令信号
に基づいて繰返し実行する等の機能を有するものであ
り、その具体的な構成については後述することにする。
15は信号選択手段14の出力を増幅する差動増幅手段とし
ての差動増幅回路で、これの具体的構成も後述すること
にする。

16は差動増幅回路15の出力（つまりアナログ電圧信号
Va,Vb,Vc）はデジタル変換するＡ−Ｄ変換回路で、その
変換出力は信号処理回路であるマイクロコンピュータ17
に与えられる。このマイクロコンピュータ17は、入力さ
れたデジタル電圧信号により示される負荷電流値に基づ
いて主回路接点2a〜2cを開放させるという引き外し動作
を制御するためのものであり、その具体的制御内容につ
いては後述する。また、マイクロコンピュータ17は、前
記信号選択手段14の制御も行なうように構成されてお
り、その出力ポートP₁から信号選択手段14を動作させる
ための動作指令信号Sa,Sb,Sc,Sdを出力する。そして、
マイクロコンピュータ17の出力ポートP₀はサイリスタ18
のゲートに接続されており、このサイリスタ18は、その
アノードが釈放形の引き外し装置19を介してライン13に
接続されていると共に、カソードがライン７に接続され
ている。上記引き外し装置19は、サイリスタ18のオンに
応じて通電されたときに図示しない引き外し機構を介し
て主回路接点2a,2b,2cを開放する構成となっている。20
はライン13及びライン７間に図示極性の定電圧ダイオー
ド21を介して接続された限時制御回路で、これは定電圧
ダイオード21のブレークダウンに応じて通電状態となっ
たときに、その印加電圧の大小に応じた限時時間経過後
にトリガパルスを出力して前記サイリスタ18のゲートに
与えるように構成されている。尚、信号選択手段14,A−
Ｄ変換回路16及びマイクロコンピュータ17の電源は、前
記電源回路10から得るようになっている。

第２図には信号選択手段14及び差動増幅回路15の具体
的な構成例が関連回路と共に示されており、以下この第
２図について説明する。即ち、前にも述べたように負担
回路9a,9b,9cを構成する抵抗R1,R2,R3は、ライン8a,8b,
8cと電源回路10との間に接続されている。この電源回路
10は、これに接続されたライン22にアナロググランド電
圧を出力するようなっており、このライン22及び前記抵
抗R1,R2,R3が共通に接続されたライン23間に正電圧を出
力すると共に、ライン22及び前記ライン７間に負電圧を
出力する二電源型に構成されている。

信号選択手段14において、24a,24b,24c及び24dはアナ
ログスイッチで、これらの各入力側端子は夫々抵抗R4,R
5,R6及びR10を介して前記ライン8a,8b,8c及び23に接続
され、また各出力側端子はライン25に共通に接続されて
いる。このとき、上記ライン25は抵抗R7を介してアナロ
ググラント電位のライン22に接続されており、この抵抗
R7にはノイズ吸収用のコンデンサC₁が並列接続されてい
る。上記各アナログスイッチ24a,24b,24c,24dは、その
ゲート端子に前記マイクロコンピュータ17からの動作指
令信号Sa,Sb,Sc,Sdを受けるようになっており、その信
号入力状態で導通するようになっている。また、信号選
択手段14において、アナログスイッチ24a,24b,24cの各
入力側端子には、これらのオフ時に過大電圧が印加され
ることを阻止するためのダイオードD₁,D₂,D₃の各アノー
ドが夫々接続されており、これらダイオードD₁,D₂,D₃の
各カノードは前記ライン23に共通に接続されている。

一方、差動増幅回路15において、26はライン23及び７
を電源としたオペアンプで、その非反転入力端子（＋）
がライン25に接続されていると共に、反転入力端子
（−）が抵抗R8を介してライン23に接続されている。ま
た、オペアンプ26の出力端子と反転入力端子（−）との
間には帰還抵抗R9及びノイズ吸収用コンデンサC₂の並列
回路が接続されている。尚、この場合において、抵抗R4
〜R10の抵抗値をその符号で表わした場合、各抵抗値
は、R4＝R5＝R6＝R8＝R10＝Ra、R7＝R9＝Rbとなるよう
に設定されている。

さて、以下においては、上記構成の作用についてマイ
クロコンピュータ17による制御内容と共に説明する。
今、主回路導体3a,3b,3cに負荷電流が流れた状態では、
ライン8a,8b,8cにアナログ電圧信号Va,Vb,Vcが出力され
るようになるため、電源回路10が機能して信号選択手段
14,差動増幅回路15,A−Ｄ変換回路16及びマイクロコン
ピュータ17に電源が与えられるようになる。

このような電源投入状態で、主回路導体3a,3b,3cに短
絡事故に至らない小規模の事故電流が流れたときには、
次のように作用する。即ち、電流検出手段11からライン
8a,8b,8cに対し、A,B,C各相の負荷電流値に夫々対応し
た電圧レベルのアナログ電圧信号Va,Vb,Vcが出力される
ものであり、これら電圧信号Va,Vb,Vcの波形は周知のよ
うに絶対値波形となる。ここで、電源回路10によってラ
イン23及び22間に出力される電圧をVzとした場合、Va,V
b,Vcは次式で表わされる。

Va＝R1 Ia＋Vz Vb＝R2 Ib＋Vz Vc＝R3 Ic＋Vz 一方、マイクロコンピュータ17は、動作指令信号Sa,S
b,Sc,Sdをこの順に時分割した状態で所定周期にて反復
出力して信号選択手段14に与えることにより、アナログ
電圧信号Va,Vb,Vcの選択動作及び後述する補助アナログ
電圧信号Vdの出力動作を行なう。この場合、動作指令信
号Saが出力された周期にはアナログスイッチ24aが導通
し、ライン8aに出力されたアナログ電圧信号Vaが、抵抗
R4,アナログスイッチ24a及びライン25を介して差動増幅
回路15内のオペアンプ26の非反転入力端子（＋）に与え
られる。また、動作指令信号Sb及びSc出力された各期間
には、アナログスイッチ24b及び24cの各導通に応じて、
ライン8b及び8cに出力されたアナログ電圧信号Vb及びVc
が、夫々抵抗R5,アナログスイッチ24b,ライン25或は抵
抗R6,アナログスイッチ24c,ライン25を介してオペアン
プ26の非反転入力端子（＋）に与えられる。このとき、
上記ライン25は、アナロググランド電位のライン22に対
して抵抗R7を介して接続されているから、上記のように
アナログスイッチ24a,24b,24cの各導通に応じてオペア
ンプ26の非反転入力端子（＋）に与えられるアナログ電
圧信号Ｖ′a,V′b,V′ｃは、ライン22の電位を基準とし
た場合に次式で与えられる。但し、次式においてVoはラ
イン22の電位（アナロググランド電位）である。

Ｖ′ａ＝（R1Ia＋Vz−Vo）R7/（R4＋R7）Ｖ′ｂ＝（R2Ib＋Vz−Vo）R7/（R5＋R7）Ｖ′ｃ＝（R3Ic＋Vz−Vo）R7/（R6＋R7）しかして、オペアンプ26には、その反転入力端子
（−）に対しライン23からライン22の電位を基準として
（Vz−Vo）で示される値の電圧が抵抗R8を介した後に基
準電圧として与えられ、また、非反転入力端子（＋）に
対し上記アナログ電圧信号Ｖ′a,V′b,V′ｃの何れかが
入力されるため、そのオペアンプ26による増幅出力電圧
は、次式で得られる。但し、以下においては、アナログ
電圧信号Ｖ′a,V′b,V′ｃが入力された各場合において
オペアンプ26から出力される各増幅アナログ電圧信号
を、夫々アナロググランド電位を基準として、Vxa,Vxb,
Vxcとして表わすことにする。

Vxa＝Ｖ′ａ（R8＋R9）/R8−（Vz−Vo）R9/R8 Vxb＝Ｖ′ｂ（R8＋R9）/R8−（Vz−Vo）R9/R8 Vxc＝Ｖ′ｃ（R8＋R9）/R8−（Vz−Vo）R9/R8 ここで、前述したように、R4＝R5＝R6＝R8＝Raに設定
され、且つR7＝R9＝Rbに設定されているから、Ｖ′a,
V′b,V′ｃ及びVxa,Vxb,Vxcは夫々次式で得られる。

Ｖ′ａ＝（R1Ia＋Vz−Vo）Rb/（Ra＋Rb）Ｖ′ｂ＝（R2Ib＋Vz−Vo）Rb/（Ra＋Rb）Ｖ′ｃ＝（R3Ic＋Vz−Vo）Rb/（Ra＋Rb） Vxa＝Ｖ′ａ（Ra＋Rb）/Ra−（Vz−Vo）Rb/Ra ＝IaR1Rb/Ra Vxb＝Ｖ′ｂ（Ra＋Rb）/Ra−（Vz−Vo）Rb/Ra ＝IbR2Rb/Ra Vxc＝Ｖ′ｃ（Ra＋Rb）/Ra−（Vz−Vo）Rb/Ra ＝IcR3Rb/Ra これに対して、上記のような差動増幅回路15からの増
幅アナログ電圧信号Vxa,Vxb,Vxcを受けるＡ−Ｄ変換回
路16は、それら電圧信号Vxa,Vxb,Vxcを、ライン22のア
ナロググランド電位Voを基準とせずに共通電位ライン７
の電位を基準として入力する。従って、Ａ−Ｄ変換回路
16へ入力される実際の増幅アナログ電圧信号Ｖ′xa,V′
xb,V′xcは次式で与えられる。

Ｖ′xa＝IaR1Rb/Ra＋Vo Ｖ′xb＝IbR2Rb/Ra＋Vo Ｖ′xc＝IcR3Rb/Ra＋Vo ここで、アナロググランド電位Voが周囲温度の影響或
は素子の回路定数のばらつき等で変動した場合の値を
Ｖ′ｏ、前記オペアンプ26のオフセット電圧をV offと
すると、上記増幅アナログ電圧信号Ｖ′xa,V′xb,V′xc
は次式となる。

Ｖ′xa＝IaR1Rb/Ra＋Ｖ′ｏ＋V off Ｖ′xb＝IbR2Rb/Ra＋Ｖ′ｏ＋V off Ｖ′xc＝IcR3Rb/Ra＋Ｖ′ｏ＋V off 一方、マイクロコンピュータ17から前記動作指令信号
Sdが出力された場合には、信号選択手段14は次のように
作用する。即ち、この動作指令信号Sdの出力時には、ア
ナログスイッチ24dが導通し、ライン23及び22間の電圧V
zが、抵抗R10,アナログスイッチ24d及びライン25を介し
てオペアンプ26の非反転入力端子（＋）に補助アナログ
電圧信号Vdとして与えられる。このとき、上記ライン25
はアナロググランド電位のライン22に対して抵抗R7を介
して接続されているから、上記補助アナログ電圧信号Vd
は、アナロググランド電位Voを基準とした場合、次式で
与えられる。

Vd＝（Vz−Vo）R7/（R10＋R7）しかして、オペアンプ26の反転入力端子（−）に対し
ては、電圧（Vz−Vo）抵抗R8を介して基準電圧として入
力されるから、オペアンプ26を含む差動増幅回路15から
出力される増幅補助アナログ電圧信号Vxdは次式で与え
られる。

Vxd＝Vd（R8＋R9）/R8−（Vz−Vo）R9/R8 ここで、前述したように、R8＝R10＝Ra、R7＝R9＝Rb
に設定され、また、補助アナログ電圧信号Vdは前式のよ
うに与えられているから、上記増幅補助アナログ電圧信
号Vxdは次式となる。

Vxd＝（Vz−Vo）Rb/Ra−（Vz−Vo）Rb/Ra＝０つまり、信号選択手段14は、動作指令信号Sdが与えら
れたときに、オペアンプ26の非反転入力端子（＋）に対
して、その反転入力端子（−）に抵抗R8を介して与えら
れている基準電圧（＝（Vz−Vo）R9/（R8＋R9））と同
一電圧レベルの補助アナログ電圧信号Vdを与えることに
なる。

また、Ａ−Ｄ変換回路16は増幅補助アナログ電圧信号
Vxdを共通電位ライン７の電位を基準として入力するか
ら、そのＡ−Ｄ変換回路16に実際に入力される増幅補助
アナログ電圧信号Ｖ′xdは、Ｖ′xd＝Voで得られるよう
になる。このとき、前述のようにアナロググランド電位
Voが変動した場合の値をＶ′ｏ、オペアンプ26のオフセ
ット電圧をV offとした場合、上記増幅補助アナログ電
圧信号Ｖ′xdは次式となる。

Ｖ′xd＝Ｖ′ｏ＋V off 以上要するに、マイクロコンピュータ17は、信号選択
手段14を制御することにより差動増幅回路15からＡ−Ｄ
変換回路16に対して、A,B,C各相の負荷電流値に応じた
検出電流Ia,Ib,Icに比例した電圧レベルの増幅アナログ
電圧信号Ｖ′xa,V′xb,V′xc及び増幅補助アナログ電圧
信号Ｖ′xdを時分割した状態で順次与えるものである。
このとき、IaR1Rb/Ra＝Vr、IbR2Rb/Ra＝Vs、IcR3Rb/Ra
＝Vtとした場合、Ｖ′xa＝Vr＋Ｖ′xd、Ｖ′xb＝Vs＋
Ｖ′xd、Ｖ′xc＝Vt＋Ｖ′xdとなる。この場合、負担回
路9a,9b,9cを構成する各抵抗R₁,R₂,R₃を等しく設定して
おけば、上記各アナログ電圧信号Ｖ′xa,V′xb,V′xcを
同じ基準で比較することができる。そして、上述のよう
に得た各アナログ電圧信号Ｖ′xa,V′xb,V′xc及びＶ′
xdは、Ａ−Ｄ変換回路16によりデジタル電圧信号に変換
された後にマイクロコンピュータ17に入力される。

しかして、マイクロコンピュータ17は、予め設定され
たプログラムに基づいて、上述のように入力される各増
幅アナログ電圧信号Ｖ′xa,V′xb,V′xcに相当するデジ
タル電圧信号と、増幅補助アナログ電圧信号Ｖ′xdに相
当するデジタル電圧信号との差、つまりVr,Vs,Vtにより
示される負荷電流の実効値または平均値の演算、及び斯
様な演算により得た各相負荷電流値のうち最大のものの
選択、並びに各相負荷電流値のレベル判別を実行する。
尚、この場合において、マイクロコンピュータ17は、前
述したような動作指令信号Sa,Sb,Sc,Sdによる信号選択
手段14の時分割制御と同時に、Ａ−Ｄ変換回路16も時分
割制御するようになっている。そして、マイクロコンピ
ュータ17は、上記レベル判別結果に基づいて事故電流の
有無を検知し、事故電流が流れた旨を検知した場合に
は、その事故電流の大きさに応じた限時動作を行なった
後に出力ポートP₀からトリガパルスを出力する。する
と、このトリガパルスをゲートに受けたサイリスタ18が
ターンオンして引き外し装置19に通電されるようになる
ため、主回路接点2a,2b,2cが開放されるという通常の引
き外し動作が行なわれる。

ところで、上記増幅補助アナログ電圧信号Ｖ′xdは、
本来は零レベルとなる筈であるが、実際には、周囲温度
の変化，素子の回路定数のばらつき及びオペアンプ26の
オフセット電圧V off等に起因したアナロググランド電
位Voの変動分（ひいてはオペアンプ26の反転入力端子
（−）に抵抗R8を介して与えられる基準電圧の変動分）
に対応した電圧レベルとなるものであり、前記各増幅ア
ナログ電圧信号Ｖ′xa,V′xb,V′xcに上記変動分に対応
した誤差として含まれるようになる。このときマイクロ
コンピュータ17は、各増幅アナログ電圧信号Ｖ′xa,V′
xb,V′xcに相当する各デジタル電圧信号から、前記誤差
分に対応した増幅補助アナログ電圧信号Ｖ′xdに相当す
るデジタル電圧信号を差引いた結果（つまり電圧信号V
r,Vs,Vtに対応したデジタル電圧信号）の信号処理に基
づいて、前記負荷電流のレベル判別を行なうようになっ
ているから、その信号処理時の信号誤差を抑制できて、
安定した引き外し動作を行なうことができる。

一方、主回路導体3a,3b,3cに短絡電流等の大規模の事
故電流が流れたときには、次のように作用する。即ち、
この場合には、電流検出手段11からライン8a,8b,8cに出
力されるアナログ電圧信号Va,Vb,Vcの電圧レベルが急上
昇するため、ライン13及びライン７間の電圧もダイオー
ドOR回路12を通じて上昇して定電圧ダイオード21のツェ
ナー電圧を越えるようになる。すると、定電圧ダイオー
ド21がブレークダウンして限時制御回路20が通電状態に
なるため、上記限時制御回路20からは、その印加電圧
（即ち負荷電流値）の大小に応じた所定の限時時間経過
後にトリガパルスが出力される。従って、このトリガパ
ルスによりサイリスタ18がターンオンされるようにな
り、以て引き外し装置19により主回路接点2a,2b,2cが開
放されるという瞬時引き外し動作が行なわれる。

尚、上記実施例では、信号選択手段14からの補助アナ
ログ電圧信号Vdは、アナログ電圧信号Va,Vb,Vcと同一回
数出力される構成となっているが、その電圧信号Va,Vb,
Vcが複数回ずつ出力される毎に１回だけ出力される構成
としても良く、この場合には上記補助アナログ電圧信号
VdをＡ−Ｄ変換回路16を通じてマイクロコンピュータ17
にメモリする構成とすれば良い。

［発明の効果］以上の説明により明らかように請求項１の発明によれ
ば、複数相の交流電路に流れる負荷電流値を示す各相用
アナログ電圧信号を所定の順序で択一的に通過させる信
号選択手段、この信号選択手段を通過したアナログ電圧
信号と所定の基準電圧とを反転入力端子及び非反転入力
端子に受けて両入力電圧の差を各相の負荷電流値に対応
した増幅アナログ電圧信号として出力する差動増幅手
段、この差動増幅手段からの出力をデジタル変換するＡ
−Ｄ変換回路、並びにこのＡ−Ｄ変換回路からのデジタ
ル電圧信号により示される各相の負荷電流値に基づいて
引き外し動作を実行する信号処理回路を設ける構成とし
たので、必要なアナログ回路素子数を少なくできて、回
路構成の簡単化及びこれに伴うコストの低減を図り得
る。また、引き外し動作のための信号処理をデジタル的
に行なう構成であるから、従来必要であった面倒な出力
レベル調整作業が不要になる。さらに、請求項１の発明
にはおいては、前記信号選択手段を、前記選択動作の他
に、前記差動増幅手段の一方の入力端子に対して他方の
入力端子に与えられている基準電圧と同一電圧レベルの
補助アナログ電圧信号を与えることにより当該差動増幅
手段から増幅補助アナログ電圧信号を出力させる構成と
すると共に、前記信号処理回路による引き外し動作が、
前記増幅アナログ電圧信号及び増幅補助アナログ電圧信
号に夫々対応したデジタル電圧信号の差に基づいて行な
われる構成としたので、その引き外し動作のための信号
処理時における信号誤差を小さくできて、安定した保護
動作を行ない得るものである。

また、請求項２の発明によれば、信号処理回路をマイ
クロコンピュータにより構成すると共に、デジタル信号
処理により得た負荷電流の実効値または平均値に基づい
て引き外し動作を行なうようにしているから、引き外し
動作の精度が良好になるものである。

請求項３の発明によれば、信号処理回路によって信号
選択手段の選択動作も制御すると共に、斯様な制御に同
期して上記デジタル演算処理を行なう構成であるから、
信号選択手段による選択動作の制御と信号処理回路によ
るデジタル演算とを同期させるための手段を別途に設け
る必要がなくなる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す概略的回路構成
図、第２図は同実施例の要部を示す回路構成図である。図中、2a,2b,2cは主回路接点、3a,3b,3cは主回路導体
（交流電路）、5a,5b,5cは変流器、6a,6b,6cは整流回
路、9a,9b,9cは負担回路、10は電源回路、11は電流検出
手段、14は信号選択手段、15は差動増幅回路（差動増幅
手段）、16はＡ−Ｄ変換回路、17はマイクロコンピュー
タ（信号処理回路）、18はサイリスタ、19は引き外し装
置を示す。

Claims

(57)【特許請求の範囲】

【請求項１】複数相の交流電流に流れる負荷電流を検出
して各相の負荷電流値に応じた電圧レベルの各相用アナ
ログ電圧信号を夫々出力する電流検出手段を備え、上記
アナログ電圧信号により示される負荷電流値に基づいて
引き外し動作を実行するようにした回路しや断器におい
て、前記電流検出手段からの各相用アナログ電圧信号を
所定の順序で択一的に通過させるという選択動作を繰返
す信号選択手段と、この信号選択手段を通過したアナロ
グ電圧信号と所定の基準電圧とが夫々与えられる反転入
力端子及び非反転入力端子を有し上記両入力電圧の差を
各相の負荷電流値に対応した増幅アナログ電圧信号とし
て出力する差動増幅手段と、この差動増幅手段からの出
力をデジタル変換するＡ−Ｄ変換回路と、このＡ−Ｄ変
換回路からのデジタル電圧信号を受けるように設けられ
そのデジタル電圧信号により示される各相の負荷電流値
に基づいて前記引き外し動作を実行する信号処理回路と
を備え、前記信号選択手段は、前記選択動作の他に、前
記差動増幅手段の一方の入力端子に対して他方の入力端
子に与えられる前記基準電圧と同一電圧レベルの補助ア
ナログ電圧信号を与えることにより当該差動増幅手段か
ら増幅補助アナログ電圧信号を出力させるように構成さ
れ、前記信号処理回路は、前記引き外し動作を前記増幅
アナログ電圧信号及び増幅補助アナログ電圧信号に夫々
対応した各デジタル電圧信号の差に基づいて行なうよう
に構成されていることを特徴とする回路しや断器。
【請求項２】信号処理回路は、マイクロコンピュータに
より構成され、入力されるデジタル電圧信号に基づいて
少なくとも負荷電流の実効値若しくは平均値の演算を行
なうと共に、その演算結果に基づいて引き外し動作を実
行するよう構成されていることを特徴とする請求項１記
載の回路しや断器。
【請求項３】信号処理回路は、信号選択手段の選択動作
を制御すると共に、その制御に同期してデジタル電圧信
号に基づいた引き外し動作を行なうように構成されてい
ることを特徴とする請求項１記載の回路しや断器。