JPS61273120A - 欠相検出遮断器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は単相３線式の電源の中性相の欠相を検出し電Ｍ
遺断を行う欠相検出遮断＊！！に関するものである。

［背景技術］ 従来この種の欠相検出遅ＷＩ器では、中性相に欠相が生
じた際に次のような方法で引き外しリレーを駆動してし
・た、つまり第１０図に示すように引き外しリレーの駆
動コイル１と、サイリスタ２との直列回路を中性相Ｎと
１ｉ源相Ｌ１又はＬ２との間に挿入する方法と、第１１
図に示すように電源相Ｌ１とＬ２との闇に挿入する方法
があった。

ところが前者の場合では中性相Ｎに欠相にが生じると一
方の負荷３ｂが上記直列回路に直列接続されるため負荷
のインピーダンスに制限が加えられ、例えばたまたま負
荷３ｂが使用されていないときは引き外しリレーの駆動
コイル１とサイリスタ２との直列回路に電源電圧が印加
されず、欠相検出部４が欠相を検出しても図示するよう
な電流ｉが流れずサイリスタ２が動作しないことになり
、遮断器としての役割が果たせないという問題があった
。尚５は開閉接点である。

また後者の場合では欠相検出部４と、該欠相検出部４の
検出信号によりサイリスタ２にトリガパルスを与えるト
リが回路５との電位差が太きくなるため図示するように
７オトカプラ６や、絶縁パルストランス等の絶縁手段を
用いなければならず、そのためコスト高となるという欠
点があった。

［発明の目的［ 本発明は上述の問題点に鑑みて為されたものでその目的
とするところは絶縁手段を必要とせず安価に製作できる
欠相検出遮断器を提供するにある。

［発明の開示Ｊ 本発明を以下実施例により説明する。

笈１匠１ 第１図は本発明の実施例の基本的な回路構成を示してお
り、電源相り、とＬ２とに全波ブリッジ整流器７を接続
するとともに電源相Ｌ１と全波ブリッジ整流器７の１入
力端との間に引き外しリレーの駆動コイル１を挿入し、
全波ブリγ）整流器７の出力端間には電源降圧用の抵抗
８を介して定電圧素子９、平滑コンデンサ１０を接続す
るとともにトリが回路を付設した欠相検出部４を接続し
てある。二の欠相検出部４の検出出力でトリ、ｌｙされ
る逆阻止３端子型のサイリスタ２は上記駆動コイル１を
介して電源相Ｌ１にアノードを、またカソードを全波ブ
リッジ整流器７の負極側の１出力端に接続してある。中
性相Ｎは欠相検出部４の検出入力端ｎに接続してある。

而して＃Ｉ２図に示すように本実施例回路Ａを負荷回路
に接続した場合、各負荷３　ａ、　３　ｂには例えば１
００Ｖ／２００Ｖの単相３線式の電源を使用していると
きには中性相Ｎに欠相が無ければ夫々１００ｖの電圧が
印加されることになる。

ここで中性相Ｎに欠相Ｘが生じると、負荷３ａの両端電
圧Ｖ、ｌｉ２００−（Ｚ＋／Ｚ、＋Ｚｚ）トナル。

マタ負荷３ｂノ両端電圧Ｖ、１ｉ２００−（Ｚ２／Ｚ。

十２２）となる、つまり各負荷３ａ、３ｂのインピーダ
ンス２．．２．に応じた電圧が印加されることになり、
インピーダンスＺ　＋　、Ｚ　２が等しくなければこれ
らの電圧が異常電圧となる。この欠相時においで欠相検
出部４の検出入力端ｎと全波ブリッジ整流器７の負極側
、つまりサイリスタ２のカーソド息との間の電圧Ｖｉｎ
は半波毎にＶ、、Ｖ、に比例した脈流電圧が生じること
になる。第３図（ａ）は欠相が生じていない正常時の電
圧Ｖｉｎを示し、同図（ｂ）、（ｃ）は欠相時の電圧Ｖ
ｉｎを示し、（ｂ）は夫々２、＞２．の場合を、（ｃ）
はＺ２〉Ｚｌの場合である。

而して欠相時に負荷３　ａ、　３　ｂのインピーダンス
ＺＩＩＺ２のアンバランスによって生じる電圧Ｖｉｎの
上昇を欠相検出部４にて弁別し、サイリスタ２をトリが
してオンさせ、引き外しリレーの駆動フィル３に通電す
ることにより開閉接点５を開成し回路遮断ができるので
ある。

第４図は本実施例の具体回路を示しており、欠相検出部
４をカレントミラー回路１２．１３と積分回路と、コン
パレータ１１とで構成している。

カレントミラー回路１２は全波ブリッジ整流器７の正極
側から抵抗Ｒ３を介して電流■１をトランゾスタＱ、に
流し、検出入力端ｎがら抵抗Ｒ２を介してトランゾスタ
Ｑ２に電流■２を流すようにし、欠相の無い正常時にお
いて電流Ｉｔ、Ｉｚの値が等しくなるように設定してあ
る。従って、上述のように異常な電圧Ｖｉｎが生じると
、第５図（ｂ）に示す電流■２が半波毎に第５図（ａ）
に示す電流■１より高い値となり、その結果カレントミ
ラー回路１２からは第５図（ｃ）に示すように電流■、
が出力さｔ。

る。この電流■、はダイオードＤ１を介してコンデンサ
ＣＩに流れ込みカレントミラー回路１０のトランジスタ
Ｑ、とで積分される。この積分値がトランジスタＱ５．
Ｑ、にて構成されたカレントミラー回路１３の設定定電
流値の積分値より天外くなると出力電圧Ｖ、が上昇する
。コンパレータ１１はこの出力電圧Ｖ、と閾値ｖｔｈと
を比較して出力電圧Ｖコが閾値ｖｔｈを越えるとトラン
ジスタＱ、をオンさせ、抵抗Ｒ２、Ｒ４の両端に電圧Ｖ
、を第５図（ｅ）に示すように発生させ、サイリスタ２
をトリガしてオンさせるのである。

このように第４図回路は正常な電源電圧を一定の基準電
位を設定することなく電流変換し、この電流工、と、中
性相Ｎに接続される検出入力端ｎの電圧を電流変換して
得られた電流Ｉ２との差を取り、その差電流のみを積分
して弁別することにより欠相を検出し、引き外しリレー
を駆動できるものである。

尚カレントミラー回路１３の変わりに抵抗を接続して積
分回路を構成してもよい、またコンパレータ１１の動作
にヒステリシスを持たしてもよい。

Ｘ１虜」− 実施例１ではカレントミラー回路１２に流れる電流■１
を全波ブリッジ整流器７の正極の出力端から流している
が、本実施例では第６図に示すように平滑され、定電圧
素子９で一定化された直流電圧より得ており、カレント
ミラー回路１２のトランジスタＱ１に流れる電流Ｉ、は
第７図（ａ）のように脈動の無い一定出力の定電流とな
る。従って第７図（ｂ）に示す検出入力！１ｎ（ｌｌＩ
ｌから流れる電流■２との差電流Ｉ、は第７図（ｃ）の
ように一定出力の定電流Ｉ３の差のみとなる。以下の動
作は実施例と同じである。尚第７図（ｄ）は電圧Ｖ、を
、また同図（ｅ）はコンパレータ１１の出力電圧■４を
示す。

本実施例は上記各実施例がカレントミラー回路１２．１
３を使用しているに対してカレントミラー回路１２を用
いずにコストダウンを図ったものである。つまり本実施
例では検出入力端ｎと、サイリスタ２のカソードの間の
電圧Ｖｉｎを抵抗Ｒ５ｌＲ６で分圧し、その分圧電圧（
Ｒｓ／　Ｒｓ　＋　Ｒｓ　）・Ｖｉｎを定電圧素子でク
ランプするようにしたものである。っまり欠相時に検出
入力端ｎより流れる電流Ｉ２にて発生する電圧Ｖｉｎが
上昇して上記抵抗Ｒ８に流れる電流Ｉ、による電圧降下
が定電圧素子Ｄｚのツェナー電圧を越えると、電流■、
が定電圧素子Ｄｚ、ダイオードＤ２を介してコンデンサ
Ｃ２に流れ、以後上述の実施例回路と同様にして欠相を
検出して、サイリスタ２をトリ〃するのである。

第９図は各部の波形を示しており、同図（ａ）は電流■
２を、同図（ｂ）は電流■１を、同図（ｃ）は電流■５
、同図（ｄ）は電圧■、を、又同図（ｅ）は電圧■、を
夫々示す。

尚実施例２及び上記実施例３は一定基準電流■２に対し
て検出入力端ｎから流れ込む電流Ｉ２が越えるか否を検
出するため電源電圧が高くなっていても確実に欠相を検
出することができる。

［発明の効果］ 本発明は単相３＃ｌの両電源線間の交流電圧を整流する
全波ブリ７ノ整流器と、該全波ブリッジ整流器の整流出
力電圧を降圧する抵抗と、降圧された整流出力から得た
直流を電源とする欠相検出部と、該欠相検出部の出力で
トリがされ、カソードを全波ブリッジ整流器の負極出力
に接続し、アノードを全波プリッツ整流器の出力端の一
方に接続した逆阻止：ｌＩ子型のサイリスタと、該サイ
リスタの通電回路に直列に挿入された引き外しリレーの
駆動コイルとからなり、欠相検出部には中性相に接続し
た検出入力端とサイリスタのカーソド点との間の電位差
を弁別する手段を設けであるから、欠相検出部の電源と
サイリスタの電源とを共有することができるとともに７
オトカプラのよう高価な絶縁手段を設ける必要がな（、
安価に製作でさという効果を奏する。

【図面の簡単な説明】

第１図は本発明の実施例１の基本的な回路構成図、第２
図は同上の動作説明図、第３図は同上の動作説明用の波
形図、第４図は同上の具体回路図、第５図は同上の動作
説明用の波形図、第６図は本発明の実施例３の具体回路
図、第７図は同上の動作説明用の波形図、第８図は本発
明の実施例３の具体回路図、第９図は同上の動作説明用
の波形図、第１０図、第１１図は夫々従未例の回路構成
図であり、１は駆動コイル、２はサイリスタ、７は全波
ブリッジ整流器、８は抵抗、１２．１３はカレントミラ
ー回路、Ｌ　＋　＊　Ｌ　２は電源相、Ｎは中性相、ｎ
は検出入力端、１１、Ｉ　２−　Ｉ　３は電流である。 代理人　弁理士　石　１）長　七 第２図 第３図 第５図 第７図

Claims (4)

【特許請求の範囲】
1. （１）単相３線の両電源相間の交流電圧を整流する全波
   ブリッジ整流器と、該全波ブリッジ整流器の整流出力電
   圧を降圧する抵抗と、降圧された整流出力から得た直流
   を電源とする欠相検出部と、該欠相検出部の出力でトリ
   ガされ、カソードを全波ブリッジ整流器の負極出力に接
   続し、アノードを全波ブリッジ整流器の出力端の一方に
   接続した逆阻止３端子型のサイリスタと、該サイリスタ
   の通電回路に直列に挿入された引き外しリレーの駆動コ
   イルとからなり、欠相検出部には中性相に接続した検出
   入力端とサイリスタのカーソド点との間の電位差を弁別
   する手段を備えたことを特徴とする欠相検出遮断器。
2. （２）上記欠相検出部には全波ブリッジ整流器の正極出
   力からの脈流電流を基準の電流として流し、検出入力端
   から流れる電流との差に応じた出力電流を得るカレント
   ミラー回路を備えたことを特徴とする特許請求の範囲第
   １項記載の欠相検出遮断器。
3. （３）上記欠相検出部には全波ブリッジ整流器の出力電
   圧を一定電圧とした直流電源からの一定電流を基準の電
   流として流し、検出入力端から流れる電流との差に応じ
   た出力電流を得るカレントミラー回路を備えたことを特
   徴とする特許請求の範囲第１項記載の欠相検出遮断器。
4. （４）上記欠相検出部には検出入力端とサイリスタのカ
   ーソド点の電位差によって所定レベルを越えると越えた
   分を分流して分流電流により欠相を検出する手段を設け
   たことを特徴とする特許請求の範囲第１項記載の欠相検
   出遮断器。