JPS622888Y2 - - Google Patents
Info
- Publication number
- JPS622888Y2 JPS622888Y2 JP10015580U JP10015580U JPS622888Y2 JP S622888 Y2 JPS622888 Y2 JP S622888Y2 JP 10015580 U JP10015580 U JP 10015580U JP 10015580 U JP10015580 U JP 10015580U JP S622888 Y2 JPS622888 Y2 JP S622888Y2
- Authority
- JP
- Japan
- Prior art keywords
- reverse
- circuit
- blocking
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000903 blocking effect Effects 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
本考案は電源回路１の不平衡電圧を検出した時
に２次出力を発生する漏電検出用の零相変流器２
を有し、前記２次出力を増巾する増巾器９へ直流
を供給するダイオードブリツジ１０の入力端を、
開閉接点３と負荷４との間の電源回路１に複数の
インピーダンス素子５１，５２を直列接続した分
圧回路Ｄ並びに上記開閉接点３を駆動する電磁駆
動装置のコイル６を介して電源回路１に接続し、
前記分圧回路Ｄに並列的に各インピーダンス素子
５に対応するように逆阻止型３端子サイリスタ７
１，７２…を順方向に直列接続した直列回路Ｂを
接続し、カソードK1を電源回路１に接続した第
１の上記逆阻止型３端子サイリスタ７１を漏電検
出用の零相変流器２の２次出力を増巾する増巾器
９出力でオン駆動すると共に、前記分圧回路Ｄの
各分圧点C1，C2…を第１の逆阻止型３端子サイ
リスタ７１の次段以降のサイリスタ７２のゲート
G2…に接続し、第１の逆阻止型３端子サイリス
タ７１を除く各逆阻止型３端子サイリスタ７２…
のゲート・カソード間に夫々抵抗８１，８２…を
接続して成る漏電ブレーカに係るものである。
に２次出力を発生する漏電検出用の零相変流器２
を有し、前記２次出力を増巾する増巾器９へ直流
を供給するダイオードブリツジ１０の入力端を、
開閉接点３と負荷４との間の電源回路１に複数の
インピーダンス素子５１，５２を直列接続した分
圧回路Ｄ並びに上記開閉接点３を駆動する電磁駆
動装置のコイル６を介して電源回路１に接続し、
前記分圧回路Ｄに並列的に各インピーダンス素子
５に対応するように逆阻止型３端子サイリスタ７
１，７２…を順方向に直列接続した直列回路Ｂを
接続し、カソードK1を電源回路１に接続した第
１の上記逆阻止型３端子サイリスタ７１を漏電検
出用の零相変流器２の２次出力を増巾する増巾器
９出力でオン駆動すると共に、前記分圧回路Ｄの
各分圧点C1，C2…を第１の逆阻止型３端子サイ
リスタ７１の次段以降のサイリスタ７２のゲート
G2…に接続し、第１の逆阻止型３端子サイリス
タ７１を除く各逆阻止型３端子サイリスタ７２…
のゲート・カソード間に夫々抵抗８１，８２…を
接続して成る漏電ブレーカに係るものである。
従来の漏電ブレーカの具体回路図を第１図に示
す。即ち、モータのような負荷４に漏電が発生し
たならば負荷４給電用の電源回路１の各電路１ａ
〜１ｃを１次側とした零相変流器２の２次巻線２
ａに誘起電圧が発生し、この誘起電圧を増巾器９
を介して逆阻止型３端子サイリスタ７′のゲート
G′に入力して上記サイリスタ７′をオン駆動し、
電源回路１の２本の電路１ａ，１ｃ間にダイオー
ドブリツジ１０と上記サイリスタ７′とを介して
短絡電流を流し、この短絡電流にて電路１ａとダ
イオードブリツジ１０との間に挿入してある電磁
駆動装置のコイル６を励磁して開閉接点３を開離
することによつて各電路１ａ，１ｂ，１ｃをしや
断するものである。
す。即ち、モータのような負荷４に漏電が発生し
たならば負荷４給電用の電源回路１の各電路１ａ
〜１ｃを１次側とした零相変流器２の２次巻線２
ａに誘起電圧が発生し、この誘起電圧を増巾器９
を介して逆阻止型３端子サイリスタ７′のゲート
G′に入力して上記サイリスタ７′をオン駆動し、
電源回路１の２本の電路１ａ，１ｃ間にダイオー
ドブリツジ１０と上記サイリスタ７′とを介して
短絡電流を流し、この短絡電流にて電路１ａとダ
イオードブリツジ１０との間に挿入してある電磁
駆動装置のコイル６を励磁して開閉接点３を開離
することによつて各電路１ａ，１ｂ，１ｃをしや
断するものである。
しかし乍ら、この従来例では逆阻止型３端子サ
イリスタ７′及びダイオードブリツジ１０に電源
電圧が直接印加され、電源電圧（即ち電路電圧）
が昇圧した際、特に最近く使用される場合の多い
400Vの電路にて上記漏電ブレーカを使用する際
には、400V以上の高耐圧用の逆阻止型３端子サ
イリスタやダイオードブリツジを使用しなければ
ならず、これらの高耐圧電子素子は信頼性が非常
に劣るという問題点があつた。
イリスタ７′及びダイオードブリツジ１０に電源
電圧が直接印加され、電源電圧（即ち電路電圧）
が昇圧した際、特に最近く使用される場合の多い
400Vの電路にて上記漏電ブレーカを使用する際
には、400V以上の高耐圧用の逆阻止型３端子サ
イリスタやダイオードブリツジを使用しなければ
ならず、これらの高耐圧電子素子は信頼性が非常
に劣るという問題点があつた。
本考案は上述の点に鑑み、高電圧の電路に使用
される漏電ブレーカにおいて、逆阻止型３端子サ
イリスタやダイオードブリツジに直接電源電圧が
印加されることがなく、サイリスタやダイオード
ブリツジに印加される電圧が低いのでサイリスタ
やダイオードブリツジ等の電子素子の信頼性を高
めることのできる漏電ブレーカを提供するのを目
的とする。
される漏電ブレーカにおいて、逆阻止型３端子サ
イリスタやダイオードブリツジに直接電源電圧が
印加されることがなく、サイリスタやダイオード
ブリツジに印加される電圧が低いのでサイリスタ
やダイオードブリツジ等の電子素子の信頼性を高
めることのできる漏電ブレーカを提供するのを目
的とする。
本考案を図面により詳述する。第２図は本考案
の一実施例を示すものである。１はモータのよう
な負荷４を運転している電源回路であつて、この
電源回路１は電源１１と３相３線の電路１ａ，１
ｂ，１ｃとにより構成されており、夫々電路１
ａ，１ｂ，１ｃの電源側端部には後述する開閉接
点３が配設されている。２はリング状の漏電検出
用の零相変流器であつて、上記電路１ａ，１ｂ，
１ｃは零相変流器２を貫通して負荷４に給電して
いるものであり、零相変流器２は何れかの電路欠
落等による不平衡電圧を検出してその２次巻線2a
に誘起電圧を発生するものである。９は上記零相
変流器２の２次巻線２ａの誘起電圧を増巾する増
巾器であつて、この増巾器９の出力は後述する第
１の逆阻止型３端子サイリスタ７１のゲートG1
に入力されている。５１，５２はコンデンサより
なる２個のインピーダンス素子であつて、これら
のインピーダンス素子５１，５２は夫々直列接続
されて分圧回路Ｄを構成している。又、この分圧
回路Ｄは一端が前記常閉の開閉接点３を駆動する
電磁駆動装置のコイル６と直列接続されて電路１
ａに接続されていると共に、ダイオードブリツジ
１０の交流の入力端を介して開閉接点３と負荷４
との間に位置されている。７１，７２は前記分圧
回路Ｄに並列的にしかも各インピーダンス素子５
１，５２に夫々対応するように付設されている２
個の逆阻止型３端子サイリスタであり、これらの
逆阻止型３端子サイリスタ７１，７２は前記第１
の逆阻止型３端子サイリスタ７１のアノードA1
に次段の逆阻止型３端子サイリスタ７２のカソー
ドK2というように順方向に直列接続した直列回
路Ｂを構成している。そして、第１の逆阻止型３
端子サイリスタ７１のゲートG1は前述したよう
に増巾器９の出力端に接続されている一方、次段
の逆阻止型３端子サイリスタ７２のアノードA2
は分圧回路Ｄと前記コイル６との接合部に接続さ
れている。又、次段の逆阻止型３端子サイリスタ
７２のゲートG2は分圧回路Ｄの各インピーダン
ス素子５１，５２の接続点である分圧点Ｃに接続
され、この次段の逆阻止型３端子サイリスタ７２
のゲートG2・カソードK2間には限流且つバイア
ス用の抵抗８が挿入されている。１０は電路１
ａ，１ｃ間電圧の分圧回路Ｄによる分電圧を全波
整流するダイオードブリツジであり、このダイオ
ードブリツジ１０の全波出力はコンデンサ１２イ
ンプツト型の整流回路に入力されており、増巾器
９駆動用電源とされていると共に、ダイオードブ
リツジ１０の帰路は上記コンデンサ１２の一端及
び第１の逆阻止型３端子サイリスタ７１のカソー
ドK1と一括されダイオードブリツジ１０を介し
て電源回路１の電路１ｃに接続されている。しか
して、負荷４で漏電が発生し零相変流器２が不平
衡電圧を検出すると、零相変流器２の２次巻線２
ａに誘起電圧が発生し、この誘起電圧が増巾器９
によつて増巾されて第１の逆阻止型３端子サイリ
スタ７１のゲートG1に順方向のトリガ電圧を出
力する。第１の逆阻止型３端子サイリスタ７１の
アノードA1は抵抗８及び分圧回路Ｄの１個のイ
ンピーダンス素子５１及び電磁駆動装置のコイル
６を介して電源１１に接続されているので第１の
サイリスタ７１の順方向に電圧が印加されている
場合、即ち、電源回路１の正半サイクル間第１の
逆阻止型３端子サイリスタ７１がオン駆動して電
源１１→コイル６→インピーダンス素子５１→抵
抗８→第１の逆阻止型３端子サイリスタ７１と電
流が流れて抵抗８の両端に次段の逆阻止型３端子
サイリスタ７２のゲートG2・カソードK2間に順
方向電位が発生する。即ち、次段の逆阻止型３端
子サイリスタ７２も直にオン駆動して上記正半サ
イクルの間電源１１→コイル６→次段の逆阻止型
３端子サイリスタ７２→第１の逆阻止型３端子サ
イリスタ７１→電源１１と通電し、上記通電々流
により電磁駆動装置のコイル６が励磁され常閉の
開閉接点３が開離することにより各電路１ａ，１
ｂ，１ｃがしや断され負荷４が保護される。この
時、例えば電源電圧が400Vでありインピーダン
ス素子５１，５２を構成するコンデンサ１２の容
量が夫々等しければ各逆阻止型３端子サイリスタ
７１，７２並びにダイオードブリツジ１０に印加
される電圧は200Vとなり夫々の電子部品の耐電
圧は従来例に比べて半分で良い。
の一実施例を示すものである。１はモータのよう
な負荷４を運転している電源回路であつて、この
電源回路１は電源１１と３相３線の電路１ａ，１
ｂ，１ｃとにより構成されており、夫々電路１
ａ，１ｂ，１ｃの電源側端部には後述する開閉接
点３が配設されている。２はリング状の漏電検出
用の零相変流器であつて、上記電路１ａ，１ｂ，
１ｃは零相変流器２を貫通して負荷４に給電して
いるものであり、零相変流器２は何れかの電路欠
落等による不平衡電圧を検出してその２次巻線2a
に誘起電圧を発生するものである。９は上記零相
変流器２の２次巻線２ａの誘起電圧を増巾する増
巾器であつて、この増巾器９の出力は後述する第
１の逆阻止型３端子サイリスタ７１のゲートG1
に入力されている。５１，５２はコンデンサより
なる２個のインピーダンス素子であつて、これら
のインピーダンス素子５１，５２は夫々直列接続
されて分圧回路Ｄを構成している。又、この分圧
回路Ｄは一端が前記常閉の開閉接点３を駆動する
電磁駆動装置のコイル６と直列接続されて電路１
ａに接続されていると共に、ダイオードブリツジ
１０の交流の入力端を介して開閉接点３と負荷４
との間に位置されている。７１，７２は前記分圧
回路Ｄに並列的にしかも各インピーダンス素子５
１，５２に夫々対応するように付設されている２
個の逆阻止型３端子サイリスタであり、これらの
逆阻止型３端子サイリスタ７１，７２は前記第１
の逆阻止型３端子サイリスタ７１のアノードA1
に次段の逆阻止型３端子サイリスタ７２のカソー
ドK2というように順方向に直列接続した直列回
路Ｂを構成している。そして、第１の逆阻止型３
端子サイリスタ７１のゲートG1は前述したよう
に増巾器９の出力端に接続されている一方、次段
の逆阻止型３端子サイリスタ７２のアノードA2
は分圧回路Ｄと前記コイル６との接合部に接続さ
れている。又、次段の逆阻止型３端子サイリスタ
７２のゲートG2は分圧回路Ｄの各インピーダン
ス素子５１，５２の接続点である分圧点Ｃに接続
され、この次段の逆阻止型３端子サイリスタ７２
のゲートG2・カソードK2間には限流且つバイア
ス用の抵抗８が挿入されている。１０は電路１
ａ，１ｃ間電圧の分圧回路Ｄによる分電圧を全波
整流するダイオードブリツジであり、このダイオ
ードブリツジ１０の全波出力はコンデンサ１２イ
ンプツト型の整流回路に入力されており、増巾器
９駆動用電源とされていると共に、ダイオードブ
リツジ１０の帰路は上記コンデンサ１２の一端及
び第１の逆阻止型３端子サイリスタ７１のカソー
ドK1と一括されダイオードブリツジ１０を介し
て電源回路１の電路１ｃに接続されている。しか
して、負荷４で漏電が発生し零相変流器２が不平
衡電圧を検出すると、零相変流器２の２次巻線２
ａに誘起電圧が発生し、この誘起電圧が増巾器９
によつて増巾されて第１の逆阻止型３端子サイリ
スタ７１のゲートG1に順方向のトリガ電圧を出
力する。第１の逆阻止型３端子サイリスタ７１の
アノードA1は抵抗８及び分圧回路Ｄの１個のイ
ンピーダンス素子５１及び電磁駆動装置のコイル
６を介して電源１１に接続されているので第１の
サイリスタ７１の順方向に電圧が印加されている
場合、即ち、電源回路１の正半サイクル間第１の
逆阻止型３端子サイリスタ７１がオン駆動して電
源１１→コイル６→インピーダンス素子５１→抵
抗８→第１の逆阻止型３端子サイリスタ７１と電
流が流れて抵抗８の両端に次段の逆阻止型３端子
サイリスタ７２のゲートG2・カソードK2間に順
方向電位が発生する。即ち、次段の逆阻止型３端
子サイリスタ７２も直にオン駆動して上記正半サ
イクルの間電源１１→コイル６→次段の逆阻止型
３端子サイリスタ７２→第１の逆阻止型３端子サ
イリスタ７１→電源１１と通電し、上記通電々流
により電磁駆動装置のコイル６が励磁され常閉の
開閉接点３が開離することにより各電路１ａ，１
ｂ，１ｃがしや断され負荷４が保護される。この
時、例えば電源電圧が400Vでありインピーダン
ス素子５１，５２を構成するコンデンサ１２の容
量が夫々等しければ各逆阻止型３端子サイリスタ
７１，７２並びにダイオードブリツジ１０に印加
される電圧は200Vとなり夫々の電子部品の耐電
圧は従来例に比べて半分で良い。
第３図は本考案の別の実施例を示す具体回路図
であつて、分圧回路Ｄのインピーダンス素子５
１，５２として抵抗を用いているものである。構
成、動作とも前記実施例と全く同じなので省略す
る。
であつて、分圧回路Ｄのインピーダンス素子５
１，５２として抵抗を用いているものである。構
成、動作とも前記実施例と全く同じなので省略す
る。
尚、上記二つの実施例とも２個のインピーダン
ス素子５１，５２に対応する２個の逆阻止型３端
子サイリスタ７１，７２を並列的に接続している
が、電源電圧がさらに上昇すればそれに対応して
インピーダンス素子５及び逆阻止型３端子サイリ
スタ７を増加してゆき、分圧回路４の各分圧点Ｃ
と各逆阻止型３端子サイリスタ７のゲートＧを接
続して各逆阻止型３端子サイリスタ７のゲート
Ｇ・アノードＡ間に抵抗８を接続すれば、各逆阻
止型３端子サイリスタ７に印加される電圧を一定
値以下とすることが可能であり、各電子素子の耐
電圧を大きくしなくても良い。
ス素子５１，５２に対応する２個の逆阻止型３端
子サイリスタ７１，７２を並列的に接続している
が、電源電圧がさらに上昇すればそれに対応して
インピーダンス素子５及び逆阻止型３端子サイリ
スタ７を増加してゆき、分圧回路４の各分圧点Ｃ
と各逆阻止型３端子サイリスタ７のゲートＧを接
続して各逆阻止型３端子サイリスタ７のゲート
Ｇ・アノードＡ間に抵抗８を接続すれば、各逆阻
止型３端子サイリスタ７に印加される電圧を一定
値以下とすることが可能であり、各電子素子の耐
電圧を大きくしなくても良い。
かくて本考案にあつては開閉接点と負荷との間
の電源回路に複数のインピーダンス素子を直列接
続して構成した分圧回路を介して開閉接点駆動用
のコイルを接続し、各インピーダンス素子に並列
的に複数の逆阻止型３端子サイリスタを接続する
と共に第１の逆阻止型３端子サイリスタのゲート
を零相変流器の２次出力に、且つ、他の逆阻止型
３端子サイリスタのゲートを分圧回路の分圧点に
接続し、第１の逆阻止型３端子サイリスタを除く
各逆阻止型３端子サイリスタのゲート・カソード
間に抵抗を挿入しているため、負荷が漏電して発
生する不平衡電圧を零相変流器が検知し、インピ
ーダンス素子にて順方向に分圧電圧が印加されて
いる第１の逆阻止型３端子サイリスタを上記零相
変流器の２次出力にてオン駆動し、上記抵抗に発
生する順方向ゲート電圧と各インピーダンス素子
にて分圧された順方向のアノード・カソード間電
圧にて次々に逆阻止型３端子サイリスタをオン駆
動することによつて、前記電磁駆動装置のコイル
を励磁し、常閉の開閉接点を開離せしめ負荷を保
護することができ、しかも、夫々の逆阻止型３端
子サイリスタに印加される順方向の電圧は分圧回
路のインピーダンス素子にて分圧された電圧が印
加されるので逆阻止型３端子サイリスタやダイオ
ードブリツジの信頼性が上昇すると共にそれらの
電子素子の寿命も長くなるという利点を有する。
の電源回路に複数のインピーダンス素子を直列接
続して構成した分圧回路を介して開閉接点駆動用
のコイルを接続し、各インピーダンス素子に並列
的に複数の逆阻止型３端子サイリスタを接続する
と共に第１の逆阻止型３端子サイリスタのゲート
を零相変流器の２次出力に、且つ、他の逆阻止型
３端子サイリスタのゲートを分圧回路の分圧点に
接続し、第１の逆阻止型３端子サイリスタを除く
各逆阻止型３端子サイリスタのゲート・カソード
間に抵抗を挿入しているため、負荷が漏電して発
生する不平衡電圧を零相変流器が検知し、インピ
ーダンス素子にて順方向に分圧電圧が印加されて
いる第１の逆阻止型３端子サイリスタを上記零相
変流器の２次出力にてオン駆動し、上記抵抗に発
生する順方向ゲート電圧と各インピーダンス素子
にて分圧された順方向のアノード・カソード間電
圧にて次々に逆阻止型３端子サイリスタをオン駆
動することによつて、前記電磁駆動装置のコイル
を励磁し、常閉の開閉接点を開離せしめ負荷を保
護することができ、しかも、夫々の逆阻止型３端
子サイリスタに印加される順方向の電圧は分圧回
路のインピーダンス素子にて分圧された電圧が印
加されるので逆阻止型３端子サイリスタやダイオ
ードブリツジの信頼性が上昇すると共にそれらの
電子素子の寿命も長くなるという利点を有する。
第１図は従来例の具体回路図、第２図は本考案
の一実施例の具体回路図、第３図は同上の別の実
施例の具体回路図、１は電源回路、２は零相変流
器、３は開閉接点、４は負荷、５はインピーダン
ス素子、６はコイル、７は逆阻止型３端子サイリ
スタ、８は抵抗、９は増巾器、１０はダイオード
ブリツジである。
の一実施例の具体回路図、第３図は同上の別の実
施例の具体回路図、１は電源回路、２は零相変流
器、３は開閉接点、４は負荷、５はインピーダン
ス素子、６はコイル、７は逆阻止型３端子サイリ
スタ、８は抵抗、９は増巾器、１０はダイオード
ブリツジである。
Claims (1)
- 電源回路の不平衡電圧を検出した時に２次出力
を発生する漏電検出用の零相変流器を有し、前記
２次出力を増巾する増巾器へ直流を供給するダイ
オードブリツジの入力端を、開閉接点と負荷との
間に電源回路に複数のインピーダンス素子を直列
接続した分圧回路並びに上記開閉接点を駆動する
電磁駆動装置のコイルを介して電源回路に接続
し、前記分圧回路に並列的に各インピーダンス素
子に対応するように複数の逆阻止型３端子サイリ
スタを順方向に直列接続した直列回路を接続し、
カソードを電源回路に接続した第１の上記逆阻止
型３端子サイリスタを漏電検出用の零相変流器の
２次出力を増巾する増巾器出力でオン駆動すると
共に、前記分圧回路の各分圧点を第１の逆阻止型
３端子サイリスタの次段以降のサイリスタのゲー
トに接続し、第１の逆阻止型３端子サイリスタを
除く各逆阻止型３端子サイリスタのゲート・カソ
ード間に夫々抵抗を接続して成る漏電ブレーカ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10015580U JPS622888Y2 (ja) | 1980-07-15 | 1980-07-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10015580U JPS622888Y2 (ja) | 1980-07-15 | 1980-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5727727U JPS5727727U (ja) | 1982-02-13 |
| JPS622888Y2 true JPS622888Y2 (ja) | 1987-01-23 |
Family
ID=29461742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10015580U Expired JPS622888Y2 (ja) | 1980-07-15 | 1980-07-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622888Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5155687B2 (ja) * | 2008-02-19 | 2013-03-06 | パナソニック株式会社 | 配線器具 |
-
1980
- 1980-07-15 JP JP10015580U patent/JPS622888Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5727727U (ja) | 1982-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3764234B2 (ja) | 保護回路 | |
| KR900701096A (ko) | 전자제어회로, 전자식 정류모터 시스템, 스위칭 조정기 전원장치 및 그 제어방법 | |
| JPH0313827B2 (ja) | ||
| JPS61260508A (ja) | 接点溶着検出装置 | |
| JPH1198835A (ja) | Ｈブリッジ昇圧回路 | |
| JPS6112450B2 (ja) | ||
| JPS622888Y2 (ja) | ||
| JPH0630579A (ja) | 電流検出回路 | |
| JP2686121B2 (ja) | 漏電遮断器 | |
| JPH0613591Y2 (ja) | 瞬時電圧低下補償装置 | |
| JPH0320046Y2 (ja) | ||
| JPH0526899Y2 (ja) | ||
| JPS619120A (ja) | 漏電検出回路 | |
| JPH038036Y2 (ja) | ||
| SU832644A2 (ru) | Устройство дл дифференциальнойзАщиТы учАСТКОВ СЕТи пОСТО ННОгО TOKA | |
| JPH0257376B2 (ja) | ||
| SU652643A1 (ru) | Устройство дл защиты электроустановки от пропадани напр жени одной из фаз | |
| JPH0434104B2 (ja) | ||
| JPS611266A (ja) | スイツチングレギユレ−タ | |
| JPH05174697A (ja) | 漏電遮断器 | |
| JPH0828937B2 (ja) | 欠相遮断器 | |
| JPS5967726A (ja) | 半導体開閉装置 | |
| JPS61273120A (ja) | 欠相検出遮断器 | |
| JPS5852429B2 (ja) | ゲ−トタ−ンオフサイリスタノセイギヨソウチ | |
| JPH02177721A (ja) | 交流２線式無接点スイッチ |