JPH0683989A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH0683989A JPH0683989A JP4255907A JP25590792A JPH0683989A JP H0683989 A JPH0683989 A JP H0683989A JP 4255907 A JP4255907 A JP 4255907A JP 25590792 A JP25590792 A JP 25590792A JP H0683989 A JPH0683989 A JP H0683989A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- watchdog timer
- reset
- output
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 暴走に対する信頼度を向上させる。
【構成】 第１のオバーフロー出力ＯＶＦ１と第１のオ
バーフローより上位でオバーフロー出力する第２のオバ
ーフロー出力ＯＶＦ２とを持つカウンタ１０１と、第１
のオバーフローＯＶＦ１を割込みコントローラ１０４の
入力とし、ウォッチドックタイマ割込み処理受け付けに
よりタイマ１０１をクリアするアンドゲート１１３と、
割込みが受け付けられない場合、第２のオバーフローＯ
ＶＦ２が出力され、第２のオバーフローによりＣＰＵを
リセットする手段とを有している。これによりプログラ
ム暴走に対して復帰処理を実行し、ハードウェアの異常
状態により割込み処理ができない場合にＣＰＵへのリセ
ットをかけて復帰させる。
バーフローより上位でオバーフロー出力する第２のオバ
ーフロー出力ＯＶＦ２とを持つカウンタ１０１と、第１
のオバーフローＯＶＦ１を割込みコントローラ１０４の
入力とし、ウォッチドックタイマ割込み処理受け付けに
よりタイマ１０１をクリアするアンドゲート１１３と、
割込みが受け付けられない場合、第２のオバーフローＯ
ＶＦ２が出力され、第２のオバーフローによりＣＰＵを
リセットする手段とを有している。これによりプログラ
ム暴走に対して復帰処理を実行し、ハードウェアの異常
状態により割込み処理ができない場合にＣＰＵへのリセ
ットをかけて復帰させる。
Description
【０００１】
【産業上の利用分野】本発明は、ウォッチドックタイマ
内蔵シングルチップマイクロコンピュータに関する。
内蔵シングルチップマイクロコンピュータに関する。
【０００２】
【従来の技術】従来、この種のウォッチドックタイマ内
蔵シングルチップマイクロコンピュータは、図３に示す
ような構成となっている。１０１は１０ビットのカウン
タ、１０２はウォッチドックタイマアウト出力発生回
路、１０３は内部リセット発生回路、１０４は割込みコ
ントローラ（以後、ＩＮＴＣ）、１０５は命令実行ユニ
ット（以後、ＥＸＵ）、１０６はバスを制限するバス制
御ユニット（以後、ＢＣＵ）、１０７はウォッチドック
タイマアウト出力端子、１０８はリセット入力端子であ
る。
蔵シングルチップマイクロコンピュータは、図３に示す
ような構成となっている。１０１は１０ビットのカウン
タ、１０２はウォッチドックタイマアウト出力発生回
路、１０３は内部リセット発生回路、１０４は割込みコ
ントローラ（以後、ＩＮＴＣ）、１０５は命令実行ユニ
ット（以後、ＥＸＵ）、１０６はバスを制限するバス制
御ユニット（以後、ＢＣＵ）、１０７はウォッチドック
タイマアウト出力端子、１０８はリセット入力端子であ
る。
【０００３】カウンタ１０１は、システムクロックを分
周したカウントクロックを入力とし、カウントアップす
る。また、ウォッチドックタイマクリア命令，内部リセ
ット信号より発生するウォッチドックタイマクリア信号
を“１”によりカウンタ１０１は、クリアされる。カウ
ンタ１０１はカウントクロックをカウントアップしてい
きオバーフローＯＶＦを出力する。
周したカウントクロックを入力とし、カウントアップす
る。また、ウォッチドックタイマクリア命令，内部リセ
ット信号より発生するウォッチドックタイマクリア信号
を“１”によりカウンタ１０１は、クリアされる。カウ
ンタ１０１はカウントクロックをカウントアップしてい
きオバーフローＯＶＦを出力する。
【０００４】ウォッチドックタイマアウト発生回路１０
２は、オバーフロー出力を入力し、オバーフローが起こ
るとウォッチドックタイマアウト出力端子１０７を一定
期間ローレベルとして外部に対してオバーフローを伝え
る。またカウンタ１０１のオバーフロー出力は、ＩＮＴ
Ｃ１０４のウォッチドックタイマ割込みソースに入力す
る。ＩＮＴＣ１０４はウォッチドックタイマ割込みソー
スにオバーフロー信号ＯＶＦが入力されると、ウォッチ
ドックタイマ割込みは優先順位が他の割込みより高く設
定され、ＥＸＵ１０５に対して割込み制御バス１０９を
通して割込み要求を出力し、ＥＸＵ１０５で割込みが受
け付けられるとウォッチドックタイマ割込みの割込みベ
クタアドレスを出力する。
２は、オバーフロー出力を入力し、オバーフローが起こ
るとウォッチドックタイマアウト出力端子１０７を一定
期間ローレベルとして外部に対してオバーフローを伝え
る。またカウンタ１０１のオバーフロー出力は、ＩＮＴ
Ｃ１０４のウォッチドックタイマ割込みソースに入力す
る。ＩＮＴＣ１０４はウォッチドックタイマ割込みソー
スにオバーフロー信号ＯＶＦが入力されると、ウォッチ
ドックタイマ割込みは優先順位が他の割込みより高く設
定され、ＥＸＵ１０５に対して割込み制御バス１０９を
通して割込み要求を出力し、ＥＸＵ１０５で割込みが受
け付けられるとウォッチドックタイマ割込みの割込みベ
クタアドレスを出力する。
【０００５】次に動作について説明する。カウンタ１０
１は、内部リセット信号入力によりクリアされる。内部
リセット信号が切れると、カウントクロック入力により
カウンタ１０１はカウントアップしていく。しかし、プ
ログラムが正常に動作している状態では、プログラム中
に、ウォッチドックタイマクリア命令が一定時間以内に
実行され、命令によるウォッチドックタイマクリア信号
が発生される。よってタイマ１０１は一定時間内にクリ
アされるのでオバーフローは発生せずウォッチドックタ
イマアウト出力端子１０７は“ｈｉｇｈ”のままであ
る。
１は、内部リセット信号入力によりクリアされる。内部
リセット信号が切れると、カウントクロック入力により
カウンタ１０１はカウントアップしていく。しかし、プ
ログラムが正常に動作している状態では、プログラム中
に、ウォッチドックタイマクリア命令が一定時間以内に
実行され、命令によるウォッチドックタイマクリア信号
が発生される。よってタイマ１０１は一定時間内にクリ
アされるのでオバーフローは発生せずウォッチドックタ
イマアウト出力端子１０７は“ｈｉｇｈ”のままであ
る。
【０００６】次にウォッチドックタイマがオバーフロー
する場合について、ウォッチドックタイマアウト出力端
子１０７とリセット入力端子１０８を接続した場合及び
接続しない場合に分けて説明する。ウォッチドックタイ
マアウト出力端子１０７とリセット入力端子１０８を接
続し、プログラムが暴走し、ウォッチドックタイマクリ
ア命令が一定時間内に実行されない場合、クリア信号が
入力されず、タイマ１０１はオバーフローを起こす。
する場合について、ウォッチドックタイマアウト出力端
子１０７とリセット入力端子１０８を接続した場合及び
接続しない場合に分けて説明する。ウォッチドックタイ
マアウト出力端子１０７とリセット入力端子１０８を接
続し、プログラムが暴走し、ウォッチドックタイマクリ
ア命令が一定時間内に実行されない場合、クリア信号が
入力されず、タイマ１０１はオバーフローを起こす。
【０００７】オバーフローが起こるとウォッチドックタ
イマアウト出力発生回路１０２にて、リセット回路１０
３でのリセット動作に必要なウォッチドックタイマアウ
トの“ｌｏｗ”レベルを発生する。リセット回路１０３
はｌｏｗレベルを検出し、ＢＣＵ１０６，ＥＸＵ１０
５，ＩＮＴＣ１０４，カウンタ１０１等の内部回路の初
期化に必要な内部リセット信号を発生する。
イマアウト出力発生回路１０２にて、リセット回路１０
３でのリセット動作に必要なウォッチドックタイマアウ
トの“ｌｏｗ”レベルを発生する。リセット回路１０３
はｌｏｗレベルを検出し、ＢＣＵ１０６，ＥＸＵ１０
５，ＩＮＴＣ１０４，カウンタ１０１等の内部回路の初
期化に必要な内部リセット信号を発生する。
【０００８】よってプログラムの暴走が起こると内部リ
セットがかかり、プログラムは最初から実行され暴走状
態から復帰できる。次にウォッチドックタイマアウト出
力端子１０７とリセット入力端子１０８を接続しない場
合はプログラムが暴走すると、タイマ１０１がオバーフ
ローを起こし、接続しない場合と同様にウォッチドック
タイマアウトを出力するがリセット入力端子１０８に接
続されていないのでリセットはかからない。
セットがかかり、プログラムは最初から実行され暴走状
態から復帰できる。次にウォッチドックタイマアウト出
力端子１０７とリセット入力端子１０８を接続しない場
合はプログラムが暴走すると、タイマ１０１がオバーフ
ローを起こし、接続しない場合と同様にウォッチドック
タイマアウトを出力するがリセット入力端子１０８に接
続されていないのでリセットはかからない。
【０００９】タイマ１０１のオバーフローは割込みコン
トローラ１０４の割込み入力ソースに接続されているの
で、オバーフロー割込み要求がセットされＩＮＴＣ１０
４は優先順位判別を行い、ＥＸＵ１０５に割込み処理要
求を行い、ＥＸＵ１０５が割込みを受けた後、ＩＮＴＣ
１０４はＥＸＵ１０５に対してウォッチドックタイマオ
バーフロー割込みのベクタアドレスを出力し、ＢＣＵ１
０６からベクタアドレスのデータ、すなわち割込み処理
アドレスを受け取り、分岐処理を行い、ＢＣＵ１０６を
介して命令コードを受け取り、ウォッチドックタイマ割
込み処理のプログラムにより暴走に対する復帰処理を行
う。
トローラ１０４の割込み入力ソースに接続されているの
で、オバーフロー割込み要求がセットされＩＮＴＣ１０
４は優先順位判別を行い、ＥＸＵ１０５に割込み処理要
求を行い、ＥＸＵ１０５が割込みを受けた後、ＩＮＴＣ
１０４はＥＸＵ１０５に対してウォッチドックタイマオ
バーフロー割込みのベクタアドレスを出力し、ＢＣＵ１
０６からベクタアドレスのデータ、すなわち割込み処理
アドレスを受け取り、分岐処理を行い、ＢＣＵ１０６を
介して命令コードを受け取り、ウォッチドックタイマ割
込み処理のプログラムにより暴走に対する復帰処理を行
う。
【００１０】
【発明が解決しようとする課題】この従来のウォッチド
ックタイマを内蔵するシングルチップマイクロコンピュ
ータでは、ウォッチドックタイマオバーフロー割込みに
てプログラムの暴走を検出して割込み処理にて処理を行
う。又はウォッチドックタイマアウト出力端子をリセッ
ト入力端子に接続して、オバーフロー時にはシステムリ
セットにて処理を行っていた。
ックタイマを内蔵するシングルチップマイクロコンピュ
ータでは、ウォッチドックタイマオバーフロー割込みに
てプログラムの暴走を検出して割込み処理にて処理を行
う。又はウォッチドックタイマアウト出力端子をリセッ
ト入力端子に接続して、オバーフロー時にはシステムリ
セットにて処理を行っていた。
【００１１】そのため、割込み処理による方法では単な
るプログラムの暴走に対しては、ＣＰＵハードウェアが
デッドロックしないため割込み処理が行え、正常プログ
ラムへの復帰が可能であるが、ＣＰＵハードウェアが誤
動作を起こした場合には、ＣＰＵハードウェアの状態が
異常となり、割込み処理動作が行えない場合が起こり、
正常プログラムへ復帰できない。
るプログラムの暴走に対しては、ＣＰＵハードウェアが
デッドロックしないため割込み処理が行え、正常プログ
ラムへの復帰が可能であるが、ＣＰＵハードウェアが誤
動作を起こした場合には、ＣＰＵハードウェアの状態が
異常となり、割込み処理動作が行えない場合が起こり、
正常プログラムへ復帰できない。
【００１２】また、ウォッチドックタイマアウトでリセ
ットをかけた場合、総ての処理を最初から実行する必要
があるとともに、通常のシステムリセットとの区別がつ
かないという問題があった。
ットをかけた場合、総ての処理を最初から実行する必要
があるとともに、通常のシステムリセットとの区別がつ
かないという問題があった。
【００１３】本発明の目的は、暴走に対する信頼度を向
上させたウォッチドックタイマ内蔵シングルチップマイ
クロコンピュータを提供することにある。
上させたウォッチドックタイマ内蔵シングルチップマイ
クロコンピュータを提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るシングルチップマイクロコンピュータ
は、ウォッチドックタイマカウンタと、割込みコントロ
ーラと、クリア手段と、リセット手段と、記憶手段とを
有するシングルチップマイクロコンピュータであって、
ウォッチドックタイマカウンタは、第１のオバーフロー
出力と前記第１のオバーフローより上位のオバーフロー
出力を持つものであり、割込みコントローラは、前記第
１のオバーフローを割込み入力ソースとするものであ
り、クリア手段は、前記カウンタをウォッチドックタイ
マ割込み処理受付けによりクリアするものであり、リセ
ット手段は、クリア手段によりクリアされなかった場合
に、第２のオバーフロー出力によりＣＰＵをリセットす
るものであり、記憶手段は、前記リセットが外部リセッ
ト端子によるリセットか前記第２のオバーフローによる
リセットかを記憶するものである。
め、本発明に係るシングルチップマイクロコンピュータ
は、ウォッチドックタイマカウンタと、割込みコントロ
ーラと、クリア手段と、リセット手段と、記憶手段とを
有するシングルチップマイクロコンピュータであって、
ウォッチドックタイマカウンタは、第１のオバーフロー
出力と前記第１のオバーフローより上位のオバーフロー
出力を持つものであり、割込みコントローラは、前記第
１のオバーフローを割込み入力ソースとするものであ
り、クリア手段は、前記カウンタをウォッチドックタイ
マ割込み処理受付けによりクリアするものであり、リセ
ット手段は、クリア手段によりクリアされなかった場合
に、第２のオバーフロー出力によりＣＰＵをリセットす
るものであり、記憶手段は、前記リセットが外部リセッ
ト端子によるリセットか前記第２のオバーフローによる
リセットかを記憶するものである。
【００１５】また、選択手段が付加され、該選択手段
は、第１のオバーフローによりウォッチドックタイマア
ウトを出力するか、第２のオバーフローによりウォッチ
ドックタイマアウトを出力するかを選択するものであ
る。
は、第１のオバーフローによりウォッチドックタイマア
ウトを出力するか、第２のオバーフローによりウォッチ
ドックタイマアウトを出力するかを選択するものであ
る。
【００１６】
【作用】ウォッチドックタイマ割込みでプログラム暴走
に対して復帰処理を実行し、ハードウェアの異常状態に
より割込み処理が実行できない場合に、ＣＰＵへリセッ
トがかけられて復帰される。
に対して復帰処理を実行し、ハードウェアの異常状態に
より割込み処理が実行できない場合に、ＣＰＵへリセッ
トがかけられて復帰される。
【００１７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１８】（実施例１）図１は、本発明の実施例１を
示すブロック図である。
示すブロック図である。
【００１９】図において、１０１は１２ビットのカウン
タであり、９ビットのキャリーと１１ビットのキャリー
にて第１のオバーフローＯＶＦ１出力と第２のオバーフ
ローＯＶＦ２出力を持つ。１０２はウォッチドックタイ
マアウト出力発生回路、１０３は内部リセット発生回
路、１０４はＩＮＴＣ、１０５はＥＸＵ、１０６はＢＣ
Ｕ、１０７はウォッチドックタイマアウト出力端子、１
０８はリセット入力端子である。
タであり、９ビットのキャリーと１１ビットのキャリー
にて第１のオバーフローＯＶＦ１出力と第２のオバーフ
ローＯＶＦ２出力を持つ。１０２はウォッチドックタイ
マアウト出力発生回路、１０３は内部リセット発生回
路、１０４はＩＮＴＣ、１０５はＥＸＵ、１０６はＢＣ
Ｕ、１０７はウォッチドックタイマアウト出力端子、１
０８はリセット入力端子である。
【００２０】１０９はＩＮＴＣ１０４とＥＸＵ１０５の
割込み制御信号バス、１１０はＥＸＵ１０５とＢＣＵ１
０６との制御信号バスである。１１１，１１２はオアゲ
ート、１１３はアンドゲート、１１４はセットリセット
型のラッチである。
割込み制御信号バス、１１０はＥＸＵ１０５とＢＣＵ１
０６との制御信号バスである。１１１，１１２はオアゲ
ート、１１３はアンドゲート、１１４はセットリセット
型のラッチである。
【００２１】オアゲート１１１は、内部リセット信号と
カウンタ１０１の第２のオバーフロー信号ＯＶＦ２との
ＯＲにより、ＢＣＵ１０６，ＥＸＵ１０５，ＩＮＴＣ１
０４へのリセット信号（ＣＰＵリセット信号）を生成す
る。
カウンタ１０１の第２のオバーフロー信号ＯＶＦ２との
ＯＲにより、ＢＣＵ１０６，ＥＸＵ１０５，ＩＮＴＣ１
０４へのリセット信号（ＣＰＵリセット信号）を生成す
る。
【００２２】アンドゲート１１３は、ＩＮＴＣ１０４の
ウォッチドックタイマオバーフロー割込み信号とＥＸＵ
１０５の割込み受け付け信号のアンドを取りウォッチド
ックタイマ割込み処理の開始時に１を出力する。
ウォッチドックタイマオバーフロー割込み信号とＥＸＵ
１０５の割込み受け付け信号のアンドを取りウォッチド
ックタイマ割込み処理の開始時に１を出力する。
【００２３】オアゲート１１２は、オアゲート１１１よ
り出力されるＣＰＵリセット信号とアンドゲート１１３
より出力されるウォッチドックタイマ割込み処理開始信
号とＥＸＵ１０５においてウォッチドックタイマクリア
命令実行時に出力されるウォッチドックタイマクリア信
号のオアを取り、カウンタ１０１のクリア信号を生成す
る。
り出力されるＣＰＵリセット信号とアンドゲート１１３
より出力されるウォッチドックタイマ割込み処理開始信
号とＥＸＵ１０５においてウォッチドックタイマクリア
命令実行時に出力されるウォッチドックタイマクリア信
号のオアを取り、カウンタ１０１のクリア信号を生成す
る。
【００２４】次に動作について説明する。カウンタ１０
１はリセット入力によりクリアされ、リセットが切れる
とカウントクロック入力によりカウントアップを始め
る。命令が正常に実行されている状態ではユーザプログ
ラムにおいて、ウォッチドックタイマクリア命令が一定
時間以内に実行されＥＸＵ１０５よりウォッチドックタ
イマクリア信号が出力される。よって、タイマ１０１は
一定時間以内にクリアされ、オバーフロー信号を出力し
ない。
１はリセット入力によりクリアされ、リセットが切れる
とカウントクロック入力によりカウントアップを始め
る。命令が正常に実行されている状態ではユーザプログ
ラムにおいて、ウォッチドックタイマクリア命令が一定
時間以内に実行されＥＸＵ１０５よりウォッチドックタ
イマクリア信号が出力される。よって、タイマ１０１は
一定時間以内にクリアされ、オバーフロー信号を出力し
ない。
【００２５】次にプログラムが正常に動作しない場合の
動作について説明する。プログラムが暴走し、ウォッチ
ドックタイマクリア命令が一定時間以内に実行されない
場合、ＥＸＵ１０５よりウォッチドックタイマクリア信
号が出力されず、タイマは９ビットからオバーフローＯ
ＶＦ１を出力する。そしてＯＶＦ１はＩＮＴＣ１０４の
ウォッチドックタイマ割込み入力ソースに接続されてお
り、オバーフローＯＶＦ１の入力によりＩＮＴＣ１０４
はウォッチドックタイマ割込み要求がセットされる。
動作について説明する。プログラムが暴走し、ウォッチ
ドックタイマクリア命令が一定時間以内に実行されない
場合、ＥＸＵ１０５よりウォッチドックタイマクリア信
号が出力されず、タイマは９ビットからオバーフローＯ
ＶＦ１を出力する。そしてＯＶＦ１はＩＮＴＣ１０４の
ウォッチドックタイマ割込み入力ソースに接続されてお
り、オバーフローＯＶＦ１の入力によりＩＮＴＣ１０４
はウォッチドックタイマ割込み要求がセットされる。
【００２６】割込み要求がセットされると、ＩＮＴＣ１
０４は優先順位判定を行い、ＥＸＵ１０５に対して割込
み要求を行い、ＥＸＵ１０５が割込みを受け付ける。Ｅ
ＸＵ１０５が割込みを受け付けると、アンドゲート１１
３よりウォッチドックタイマクリア信号が出力され、カ
ウンタ１０１はクリアされる、すなわちウォッチドック
タイマ割込み受け付けによりクリアされる。
０４は優先順位判定を行い、ＥＸＵ１０５に対して割込
み要求を行い、ＥＸＵ１０５が割込みを受け付ける。Ｅ
ＸＵ１０５が割込みを受け付けると、アンドゲート１１
３よりウォッチドックタイマクリア信号が出力され、カ
ウンタ１０１はクリアされる、すなわちウォッチドック
タイマ割込み受け付けによりクリアされる。
【００２７】したがって、タイマ１０１は第２のオバー
フローＯＶＦ２を出力しない。ＥＸＵ１０５が割込みを
受け付けた後はＩＮＴＣ１０４はＥＸＵ１０５に対して
処理アドレスを受け取り、分岐処理を行いＢＣＵ１０６
を介して命令コードを受け取り、ウォッチドックタイマ
処理のプログラムによりプログラム暴走に対する復帰処
理を行う。
フローＯＶＦ２を出力しない。ＥＸＵ１０５が割込みを
受け付けた後はＩＮＴＣ１０４はＥＸＵ１０５に対して
処理アドレスを受け取り、分岐処理を行いＢＣＵ１０６
を介して命令コードを受け取り、ウォッチドックタイマ
処理のプログラムによりプログラム暴走に対する復帰処
理を行う。
【００２８】またプログラム暴走だけでなく、ＩＮＴＣ
１０４，ＥＸＵ１０５のハードウェアの状態が異常とな
り、ＩＮＴＣ１０４により割込み要求が出力されないあ
るいはＥＸＵ１０５が割込み要求を受け付けない状態と
なった場合には、アンドゲート１１３よりウォッチドッ
クタイマクリア信号が出力されず、第１のオバーフロー
ＯＶＦ１が出力されて以降もカウントアップを続け、第
２のオバーフローＯＶＦ２を出力する。
１０４，ＥＸＵ１０５のハードウェアの状態が異常とな
り、ＩＮＴＣ１０４により割込み要求が出力されないあ
るいはＥＸＵ１０５が割込み要求を受け付けない状態と
なった場合には、アンドゲート１１３よりウォッチドッ
クタイマクリア信号が出力されず、第１のオバーフロー
ＯＶＦ１が出力されて以降もカウントアップを続け、第
２のオバーフローＯＶＦ２を出力する。
【００２９】第２のオバーフローが出力されると、オア
ゲート１１１によりＣＰＵリセット信号が出力され、Ｃ
ＰＵハードウェア（ＩＮＴＣ１０４，ＥＸＵ１０５，Ｂ
ＣＵ１０６，カウンタ１０１）の状態はリセット状態に
初期化される。リセット後は通常のリセットと同じであ
るが、ラッチ１１４が第２のオバーフローＯＶＦ２でセ
ットされ、ラッチ１１４の出力を読み出すことによりリ
セット入力端子１０８によるリセットが第２のオバーフ
ローＯＶＦ２によるリセットが判断できる。
ゲート１１１によりＣＰＵリセット信号が出力され、Ｃ
ＰＵハードウェア（ＩＮＴＣ１０４，ＥＸＵ１０５，Ｂ
ＣＵ１０６，カウンタ１０１）の状態はリセット状態に
初期化される。リセット後は通常のリセットと同じであ
るが、ラッチ１１４が第２のオバーフローＯＶＦ２でセ
ットされ、ラッチ１１４の出力を読み出すことによりリ
セット入力端子１０８によるリセットが第２のオバーフ
ローＯＶＦ２によるリセットが判断できる。
【００３０】（実施例２）図２は、本発明の実施例２を
示すブロック図である。本実施例は、実施例１に対し
て、ウォッチドックタイマアウト選択レジスタ２１６と
ウォッチドックタイマアウト選択回路２１５を付加して
いる。
示すブロック図である。本実施例は、実施例１に対し
て、ウォッチドックタイマアウト選択レジスタ２１６と
ウォッチドックタイマアウト選択回路２１５を付加して
いる。
【００３１】次に動作について説明する。ウォッチドッ
クタイマアウト以外の動作は同一であるので、ウォッチ
ドックタイマアウトの動作について説明する。
クタイマアウト以外の動作は同一であるので、ウォッチ
ドックタイマアウトの動作について説明する。
【００３２】まず、ウォッチドックタイマの最初のオバ
ーフロー前にウォッチドックタイマアウト選択レジスタ
２１６の値を設定しておく。レジスタ２１６が“０”の
ときは選択回路２１５により第１のオバーフローＯＶＦ
１が選択され、ウォッチドックタイマによる暴走検出に
対してタイマアウト出力が出される。
ーフロー前にウォッチドックタイマアウト選択レジスタ
２１６の値を設定しておく。レジスタ２１６が“０”の
ときは選択回路２１５により第１のオバーフローＯＶＦ
１が選択され、ウォッチドックタイマによる暴走検出に
対してタイマアウト出力が出される。
【００３３】また、レジスタ２１６が“１”のときは選
択回路２１５により第２のオバーフローＯＶＦ２が選択
され、ウォッチドックタイマ割込みが受け付けられなか
った場合に対してタイマアウト出力が出される。
択回路２１５により第２のオバーフローＯＶＦ２が選択
され、ウォッチドックタイマ割込みが受け付けられなか
った場合に対してタイマアウト出力が出される。
【００３４】実施例１に比べウォッチドックタイマアウ
ト出力にプログラムが暴走した場合に外部に知らせる
か、プログラムがハードウェア異常により暴走した場合
に知らせるかを選択でき、ウォッチドックタイマアウト
情報の必要な情報が選べプログラム暴走時の外部の対応
が幅広くなる。
ト出力にプログラムが暴走した場合に外部に知らせる
か、プログラムがハードウェア異常により暴走した場合
に知らせるかを選択でき、ウォッチドックタイマアウト
情報の必要な情報が選べプログラム暴走時の外部の対応
が幅広くなる。
【００３５】
【発明の効果】以上説明したように本発明によれば、プ
ログラム暴走をウォッチドックタイマの第１，第２のオ
バーフローにて検出し、ＣＰＵハードウェアが異常状態
でなく割込み処理実行が可能な場合は割込み処理にて復
帰処理でき、割込み処理が受け付けられない場合にはＣ
ＰＵハードウェアをリセットできる。このため、ウォッ
チドックタイマ割込み処理によるプログラム暴走からの
復帰処理の信頼性を向上させることができる。またプロ
グラム暴走時にリセットで全て復帰するのに比べ、内部
の全レジスタを再び設定する必要がなくなり、復帰処理
時間を短くできるという効果がある。
ログラム暴走をウォッチドックタイマの第１，第２のオ
バーフローにて検出し、ＣＰＵハードウェアが異常状態
でなく割込み処理実行が可能な場合は割込み処理にて復
帰処理でき、割込み処理が受け付けられない場合にはＣ
ＰＵハードウェアをリセットできる。このため、ウォッ
チドックタイマ割込み処理によるプログラム暴走からの
復帰処理の信頼性を向上させることができる。またプロ
グラム暴走時にリセットで全て復帰するのに比べ、内部
の全レジスタを再び設定する必要がなくなり、復帰処理
時間を短くできるという効果がある。
【図１】本発明の実施例１を示すブロック図である。
【図２】本発明の実施例２を示すブロック図である。
【図３】従来例を示すブロック図である。
１０１ ウォッチドックタイマカウンタ １０２ ウォッチドックタイマアウト出力発生回路 １０３ リセット発生回路 １０４ 割込みコントローラ（ＩＮＴＣ） １０５ 命令実行ユニット（ＥＸＵ） １０６ バス制御ユニット １０７ ウォッチドックタイマアウト出力端子 １０８ リセット入力端子 １０９ 割込み制御バス １１０ ＥＸＵ，ＢＣＵ制御バス １１１，１１２ オアゲート １１３ アンドゲート １１４ ラッチ ２１５ タイマアウト選択回路 ２１６ タイマアウト選択レジスタ
Claims (2)
- 【請求項１】 ウォッチドックタイマカウンタと、割込
みコントローラと、クリア手段と、リセット手段と、記
憶手段とを有するシングルチップマイクロコンピュータ
であって、 ウォッチドックタイマカウンタは、第１のオバーフロー
出力と前記第１のオバーフローより上位のオバーフロー
出力を持つものであり、 割込みコントローラは、前記第１のオバーフローを割込
み入力ソースとするものであり、 クリア手段は、前記カウンタをウォッチドックタイマ割
込み処理受付けによりクリアするものであり、 リセット手段は、クリア手段によりクリアされなかった
場合に、第２のオバーフロー出力によりＣＰＵをリセッ
トするものであり、 記憶手段は、前記リセットが外部リセット端子によるリ
セットか前記第２のオバーフローによるリセットかを記
憶するものであることを特徴とするシングルチップマイ
クロコンピュータ。 - 【請求項２】 請求項１に記載のシングルチップマイク
ロコンピュータであって、選択手段が付加され、該選択
手段は、第１のオバーフローによりウォッチドックタイ
マアウトを出力するか、第２のオバーフローによりウォ
ッチドックタイマアウトを出力するかを選択するもので
あることを特徴とするシングルチップマイクロコンピュ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255907A JPH0683989A (ja) | 1992-08-31 | 1992-08-31 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255907A JPH0683989A (ja) | 1992-08-31 | 1992-08-31 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683989A true JPH0683989A (ja) | 1994-03-25 |
Family
ID=17285233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255907A Pending JPH0683989A (ja) | 1992-08-31 | 1992-08-31 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683989A (ja) |
-
1992
- 1992-08-31 JP JP4255907A patent/JPH0683989A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762670B2 (ja) | データ処理装置 | |
| US4573117A (en) | Method and apparatus in a data processor for selectively disabling a power-down instruction | |
| JPH0683989A (ja) | シングルチップマイクロコンピュータ | |
| JP2734243B2 (ja) | ウォッチドッグ・タイマ | |
| JP4647276B2 (ja) | 半導体回路装置 | |
| TWI788894B (zh) | 記憶體控制電路及快閃記憶體之抹除操作的控制方法 | |
| JP2814800B2 (ja) | マイクロコンピュータ | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JPH01319834A (ja) | マイクロコンピュータ | |
| JPS62226233A (ja) | マイクロコンピユ−タ | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| JPH0312751B2 (ja) | ||
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPS60198643A (ja) | マイクロコンピユ−タの暴走防止方式 | |
| JPH03252886A (ja) | シングルチップマイクロコンピュータ | |
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPH03152637A (ja) | 異常診断システム | |
| JPS60116018A (ja) | 電力リダクションシステムを有するデータ処理システム | |
| JPS63126039A (ja) | マイクロコンピユ−タ |