JPH0683989A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH0683989A JPH0683989A JP4255907A JP25590792A JPH0683989A JP H0683989 A JPH0683989 A JP H0683989A JP 4255907 A JP4255907 A JP 4255907A JP 25590792 A JP25590792 A JP 25590792A JP H0683989 A JPH0683989 A JP H0683989A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- watchdog timer
- reset
- output
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 暴走に対する信頼度を向上させる。
【構成】 第1のオバーフロー出力OVF1と第1のオ
バーフローより上位でオバーフロー出力する第2のオバ
ーフロー出力OVF2とを持つカウンタ101と、第1
のオバーフローOVF1を割込みコントローラ104の
入力とし、ウォッチドックタイマ割込み処理受け付けに
よりタイマ101をクリアするアンドゲート113と、
割込みが受け付けられない場合、第2のオバーフローO
VF2が出力され、第2のオバーフローによりCPUを
リセットする手段とを有している。これによりプログラ
ム暴走に対して復帰処理を実行し、ハードウェアの異常
状態により割込み処理ができない場合にCPUへのリセ
ットをかけて復帰させる。
バーフローより上位でオバーフロー出力する第2のオバ
ーフロー出力OVF2とを持つカウンタ101と、第1
のオバーフローOVF1を割込みコントローラ104の
入力とし、ウォッチドックタイマ割込み処理受け付けに
よりタイマ101をクリアするアンドゲート113と、
割込みが受け付けられない場合、第2のオバーフローO
VF2が出力され、第2のオバーフローによりCPUを
リセットする手段とを有している。これによりプログラ
ム暴走に対して復帰処理を実行し、ハードウェアの異常
状態により割込み処理ができない場合にCPUへのリセ
ットをかけて復帰させる。
Description
【0001】
【産業上の利用分野】本発明は、ウォッチドックタイマ
内蔵シングルチップマイクロコンピュータに関する。
内蔵シングルチップマイクロコンピュータに関する。
【0002】
【従来の技術】従来、この種のウォッチドックタイマ内
蔵シングルチップマイクロコンピュータは、図3に示す
ような構成となっている。101は10ビットのカウン
タ、102はウォッチドックタイマアウト出力発生回
路、103は内部リセット発生回路、104は割込みコ
ントローラ(以後、INTC)、105は命令実行ユニ
ット(以後、EXU)、106はバスを制限するバス制
御ユニット(以後、BCU)、107はウォッチドック
タイマアウト出力端子、108はリセット入力端子であ
る。
蔵シングルチップマイクロコンピュータは、図3に示す
ような構成となっている。101は10ビットのカウン
タ、102はウォッチドックタイマアウト出力発生回
路、103は内部リセット発生回路、104は割込みコ
ントローラ(以後、INTC)、105は命令実行ユニ
ット(以後、EXU)、106はバスを制限するバス制
御ユニット(以後、BCU)、107はウォッチドック
タイマアウト出力端子、108はリセット入力端子であ
る。
【0003】カウンタ101は、システムクロックを分
周したカウントクロックを入力とし、カウントアップす
る。また、ウォッチドックタイマクリア命令,内部リセ
ット信号より発生するウォッチドックタイマクリア信号
を“1”によりカウンタ101は、クリアされる。カウ
ンタ101はカウントクロックをカウントアップしてい
きオバーフローOVFを出力する。
周したカウントクロックを入力とし、カウントアップす
る。また、ウォッチドックタイマクリア命令,内部リセ
ット信号より発生するウォッチドックタイマクリア信号
を“1”によりカウンタ101は、クリアされる。カウ
ンタ101はカウントクロックをカウントアップしてい
きオバーフローOVFを出力する。
【0004】ウォッチドックタイマアウト発生回路10
2は、オバーフロー出力を入力し、オバーフローが起こ
るとウォッチドックタイマアウト出力端子107を一定
期間ローレベルとして外部に対してオバーフローを伝え
る。またカウンタ101のオバーフロー出力は、INT
C104のウォッチドックタイマ割込みソースに入力す
る。INTC104はウォッチドックタイマ割込みソー
スにオバーフロー信号OVFが入力されると、ウォッチ
ドックタイマ割込みは優先順位が他の割込みより高く設
定され、EXU105に対して割込み制御バス109を
通して割込み要求を出力し、EXU105で割込みが受
け付けられるとウォッチドックタイマ割込みの割込みベ
クタアドレスを出力する。
2は、オバーフロー出力を入力し、オバーフローが起こ
るとウォッチドックタイマアウト出力端子107を一定
期間ローレベルとして外部に対してオバーフローを伝え
る。またカウンタ101のオバーフロー出力は、INT
C104のウォッチドックタイマ割込みソースに入力す
る。INTC104はウォッチドックタイマ割込みソー
スにオバーフロー信号OVFが入力されると、ウォッチ
ドックタイマ割込みは優先順位が他の割込みより高く設
定され、EXU105に対して割込み制御バス109を
通して割込み要求を出力し、EXU105で割込みが受
け付けられるとウォッチドックタイマ割込みの割込みベ
クタアドレスを出力する。
【0005】次に動作について説明する。カウンタ10
1は、内部リセット信号入力によりクリアされる。内部
リセット信号が切れると、カウントクロック入力により
カウンタ101はカウントアップしていく。しかし、プ
ログラムが正常に動作している状態では、プログラム中
に、ウォッチドックタイマクリア命令が一定時間以内に
実行され、命令によるウォッチドックタイマクリア信号
が発生される。よってタイマ101は一定時間内にクリ
アされるのでオバーフローは発生せずウォッチドックタ
イマアウト出力端子107は“high”のままであ
る。
1は、内部リセット信号入力によりクリアされる。内部
リセット信号が切れると、カウントクロック入力により
カウンタ101はカウントアップしていく。しかし、プ
ログラムが正常に動作している状態では、プログラム中
に、ウォッチドックタイマクリア命令が一定時間以内に
実行され、命令によるウォッチドックタイマクリア信号
が発生される。よってタイマ101は一定時間内にクリ
アされるのでオバーフローは発生せずウォッチドックタ
イマアウト出力端子107は“high”のままであ
る。
【0006】次にウォッチドックタイマがオバーフロー
する場合について、ウォッチドックタイマアウト出力端
子107とリセット入力端子108を接続した場合及び
接続しない場合に分けて説明する。ウォッチドックタイ
マアウト出力端子107とリセット入力端子108を接
続し、プログラムが暴走し、ウォッチドックタイマクリ
ア命令が一定時間内に実行されない場合、クリア信号が
入力されず、タイマ101はオバーフローを起こす。
する場合について、ウォッチドックタイマアウト出力端
子107とリセット入力端子108を接続した場合及び
接続しない場合に分けて説明する。ウォッチドックタイ
マアウト出力端子107とリセット入力端子108を接
続し、プログラムが暴走し、ウォッチドックタイマクリ
ア命令が一定時間内に実行されない場合、クリア信号が
入力されず、タイマ101はオバーフローを起こす。
【0007】オバーフローが起こるとウォッチドックタ
イマアウト出力発生回路102にて、リセット回路10
3でのリセット動作に必要なウォッチドックタイマアウ
トの“low”レベルを発生する。リセット回路103
はlowレベルを検出し、BCU106,EXU10
5,INTC104,カウンタ101等の内部回路の初
期化に必要な内部リセット信号を発生する。
イマアウト出力発生回路102にて、リセット回路10
3でのリセット動作に必要なウォッチドックタイマアウ
トの“low”レベルを発生する。リセット回路103
はlowレベルを検出し、BCU106,EXU10
5,INTC104,カウンタ101等の内部回路の初
期化に必要な内部リセット信号を発生する。
【0008】よってプログラムの暴走が起こると内部リ
セットがかかり、プログラムは最初から実行され暴走状
態から復帰できる。次にウォッチドックタイマアウト出
力端子107とリセット入力端子108を接続しない場
合はプログラムが暴走すると、タイマ101がオバーフ
ローを起こし、接続しない場合と同様にウォッチドック
タイマアウトを出力するがリセット入力端子108に接
続されていないのでリセットはかからない。
セットがかかり、プログラムは最初から実行され暴走状
態から復帰できる。次にウォッチドックタイマアウト出
力端子107とリセット入力端子108を接続しない場
合はプログラムが暴走すると、タイマ101がオバーフ
ローを起こし、接続しない場合と同様にウォッチドック
タイマアウトを出力するがリセット入力端子108に接
続されていないのでリセットはかからない。
【0009】タイマ101のオバーフローは割込みコン
トローラ104の割込み入力ソースに接続されているの
で、オバーフロー割込み要求がセットされINTC10
4は優先順位判別を行い、EXU105に割込み処理要
求を行い、EXU105が割込みを受けた後、INTC
104はEXU105に対してウォッチドックタイマオ
バーフロー割込みのベクタアドレスを出力し、BCU1
06からベクタアドレスのデータ、すなわち割込み処理
アドレスを受け取り、分岐処理を行い、BCU106を
介して命令コードを受け取り、ウォッチドックタイマ割
込み処理のプログラムにより暴走に対する復帰処理を行
う。
トローラ104の割込み入力ソースに接続されているの
で、オバーフロー割込み要求がセットされINTC10
4は優先順位判別を行い、EXU105に割込み処理要
求を行い、EXU105が割込みを受けた後、INTC
104はEXU105に対してウォッチドックタイマオ
バーフロー割込みのベクタアドレスを出力し、BCU1
06からベクタアドレスのデータ、すなわち割込み処理
アドレスを受け取り、分岐処理を行い、BCU106を
介して命令コードを受け取り、ウォッチドックタイマ割
込み処理のプログラムにより暴走に対する復帰処理を行
う。
【0010】
【発明が解決しようとする課題】この従来のウォッチド
ックタイマを内蔵するシングルチップマイクロコンピュ
ータでは、ウォッチドックタイマオバーフロー割込みに
てプログラムの暴走を検出して割込み処理にて処理を行
う。又はウォッチドックタイマアウト出力端子をリセッ
ト入力端子に接続して、オバーフロー時にはシステムリ
セットにて処理を行っていた。
ックタイマを内蔵するシングルチップマイクロコンピュ
ータでは、ウォッチドックタイマオバーフロー割込みに
てプログラムの暴走を検出して割込み処理にて処理を行
う。又はウォッチドックタイマアウト出力端子をリセッ
ト入力端子に接続して、オバーフロー時にはシステムリ
セットにて処理を行っていた。
【0011】そのため、割込み処理による方法では単な
るプログラムの暴走に対しては、CPUハードウェアが
デッドロックしないため割込み処理が行え、正常プログ
ラムへの復帰が可能であるが、CPUハードウェアが誤
動作を起こした場合には、CPUハードウェアの状態が
異常となり、割込み処理動作が行えない場合が起こり、
正常プログラムへ復帰できない。
るプログラムの暴走に対しては、CPUハードウェアが
デッドロックしないため割込み処理が行え、正常プログ
ラムへの復帰が可能であるが、CPUハードウェアが誤
動作を起こした場合には、CPUハードウェアの状態が
異常となり、割込み処理動作が行えない場合が起こり、
正常プログラムへ復帰できない。
【0012】また、ウォッチドックタイマアウトでリセ
ットをかけた場合、総ての処理を最初から実行する必要
があるとともに、通常のシステムリセットとの区別がつ
かないという問題があった。
ットをかけた場合、総ての処理を最初から実行する必要
があるとともに、通常のシステムリセットとの区別がつ
かないという問題があった。
【0013】本発明の目的は、暴走に対する信頼度を向
上させたウォッチドックタイマ内蔵シングルチップマイ
クロコンピュータを提供することにある。
上させたウォッチドックタイマ内蔵シングルチップマイ
クロコンピュータを提供することにある。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るシングルチップマイクロコンピュータ
は、ウォッチドックタイマカウンタと、割込みコントロ
ーラと、クリア手段と、リセット手段と、記憶手段とを
有するシングルチップマイクロコンピュータであって、
ウォッチドックタイマカウンタは、第1のオバーフロー
出力と前記第1のオバーフローより上位のオバーフロー
出力を持つものであり、割込みコントローラは、前記第
1のオバーフローを割込み入力ソースとするものであ
り、クリア手段は、前記カウンタをウォッチドックタイ
マ割込み処理受付けによりクリアするものであり、リセ
ット手段は、クリア手段によりクリアされなかった場合
に、第2のオバーフロー出力によりCPUをリセットす
るものであり、記憶手段は、前記リセットが外部リセッ
ト端子によるリセットか前記第2のオバーフローによる
リセットかを記憶するものである。
め、本発明に係るシングルチップマイクロコンピュータ
は、ウォッチドックタイマカウンタと、割込みコントロ
ーラと、クリア手段と、リセット手段と、記憶手段とを
有するシングルチップマイクロコンピュータであって、
ウォッチドックタイマカウンタは、第1のオバーフロー
出力と前記第1のオバーフローより上位のオバーフロー
出力を持つものであり、割込みコントローラは、前記第
1のオバーフローを割込み入力ソースとするものであ
り、クリア手段は、前記カウンタをウォッチドックタイ
マ割込み処理受付けによりクリアするものであり、リセ
ット手段は、クリア手段によりクリアされなかった場合
に、第2のオバーフロー出力によりCPUをリセットす
るものであり、記憶手段は、前記リセットが外部リセッ
ト端子によるリセットか前記第2のオバーフローによる
リセットかを記憶するものである。
【0015】また、選択手段が付加され、該選択手段
は、第1のオバーフローによりウォッチドックタイマア
ウトを出力するか、第2のオバーフローによりウォッチ
ドックタイマアウトを出力するかを選択するものであ
る。
は、第1のオバーフローによりウォッチドックタイマア
ウトを出力するか、第2のオバーフローによりウォッチ
ドックタイマアウトを出力するかを選択するものであ
る。
【0016】
【作用】ウォッチドックタイマ割込みでプログラム暴走
に対して復帰処理を実行し、ハードウェアの異常状態に
より割込み処理が実行できない場合に、CPUへリセッ
トがかけられて復帰される。
に対して復帰処理を実行し、ハードウェアの異常状態に
より割込み処理が実行できない場合に、CPUへリセッ
トがかけられて復帰される。
【0017】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0018】(実施例1)図1は、本発明の実施例1を
示すブロック図である。
示すブロック図である。
【0019】図において、101は12ビットのカウン
タであり、9ビットのキャリーと11ビットのキャリー
にて第1のオバーフローOVF1出力と第2のオバーフ
ローOVF2出力を持つ。102はウォッチドックタイ
マアウト出力発生回路、103は内部リセット発生回
路、104はINTC、105はEXU、106はBC
U、107はウォッチドックタイマアウト出力端子、1
08はリセット入力端子である。
タであり、9ビットのキャリーと11ビットのキャリー
にて第1のオバーフローOVF1出力と第2のオバーフ
ローOVF2出力を持つ。102はウォッチドックタイ
マアウト出力発生回路、103は内部リセット発生回
路、104はINTC、105はEXU、106はBC
U、107はウォッチドックタイマアウト出力端子、1
08はリセット入力端子である。
【0020】109はINTC104とEXU105の
割込み制御信号バス、110はEXU105とBCU1
06との制御信号バスである。111,112はオアゲ
ート、113はアンドゲート、114はセットリセット
型のラッチである。
割込み制御信号バス、110はEXU105とBCU1
06との制御信号バスである。111,112はオアゲ
ート、113はアンドゲート、114はセットリセット
型のラッチである。
【0021】オアゲート111は、内部リセット信号と
カウンタ101の第2のオバーフロー信号OVF2との
ORにより、BCU106,EXU105,INTC1
04へのリセット信号(CPUリセット信号)を生成す
る。
カウンタ101の第2のオバーフロー信号OVF2との
ORにより、BCU106,EXU105,INTC1
04へのリセット信号(CPUリセット信号)を生成す
る。
【0022】アンドゲート113は、INTC104の
ウォッチドックタイマオバーフロー割込み信号とEXU
105の割込み受け付け信号のアンドを取りウォッチド
ックタイマ割込み処理の開始時に1を出力する。
ウォッチドックタイマオバーフロー割込み信号とEXU
105の割込み受け付け信号のアンドを取りウォッチド
ックタイマ割込み処理の開始時に1を出力する。
【0023】オアゲート112は、オアゲート111よ
り出力されるCPUリセット信号とアンドゲート113
より出力されるウォッチドックタイマ割込み処理開始信
号とEXU105においてウォッチドックタイマクリア
命令実行時に出力されるウォッチドックタイマクリア信
号のオアを取り、カウンタ101のクリア信号を生成す
る。
り出力されるCPUリセット信号とアンドゲート113
より出力されるウォッチドックタイマ割込み処理開始信
号とEXU105においてウォッチドックタイマクリア
命令実行時に出力されるウォッチドックタイマクリア信
号のオアを取り、カウンタ101のクリア信号を生成す
る。
【0024】次に動作について説明する。カウンタ10
1はリセット入力によりクリアされ、リセットが切れる
とカウントクロック入力によりカウントアップを始め
る。命令が正常に実行されている状態ではユーザプログ
ラムにおいて、ウォッチドックタイマクリア命令が一定
時間以内に実行されEXU105よりウォッチドックタ
イマクリア信号が出力される。よって、タイマ101は
一定時間以内にクリアされ、オバーフロー信号を出力し
ない。
1はリセット入力によりクリアされ、リセットが切れる
とカウントクロック入力によりカウントアップを始め
る。命令が正常に実行されている状態ではユーザプログ
ラムにおいて、ウォッチドックタイマクリア命令が一定
時間以内に実行されEXU105よりウォッチドックタ
イマクリア信号が出力される。よって、タイマ101は
一定時間以内にクリアされ、オバーフロー信号を出力し
ない。
【0025】次にプログラムが正常に動作しない場合の
動作について説明する。プログラムが暴走し、ウォッチ
ドックタイマクリア命令が一定時間以内に実行されない
場合、EXU105よりウォッチドックタイマクリア信
号が出力されず、タイマは9ビットからオバーフローO
VF1を出力する。そしてOVF1はINTC104の
ウォッチドックタイマ割込み入力ソースに接続されてお
り、オバーフローOVF1の入力によりINTC104
はウォッチドックタイマ割込み要求がセットされる。
動作について説明する。プログラムが暴走し、ウォッチ
ドックタイマクリア命令が一定時間以内に実行されない
場合、EXU105よりウォッチドックタイマクリア信
号が出力されず、タイマは9ビットからオバーフローO
VF1を出力する。そしてOVF1はINTC104の
ウォッチドックタイマ割込み入力ソースに接続されてお
り、オバーフローOVF1の入力によりINTC104
はウォッチドックタイマ割込み要求がセットされる。
【0026】割込み要求がセットされると、INTC1
04は優先順位判定を行い、EXU105に対して割込
み要求を行い、EXU105が割込みを受け付ける。E
XU105が割込みを受け付けると、アンドゲート11
3よりウォッチドックタイマクリア信号が出力され、カ
ウンタ101はクリアされる、すなわちウォッチドック
タイマ割込み受け付けによりクリアされる。
04は優先順位判定を行い、EXU105に対して割込
み要求を行い、EXU105が割込みを受け付ける。E
XU105が割込みを受け付けると、アンドゲート11
3よりウォッチドックタイマクリア信号が出力され、カ
ウンタ101はクリアされる、すなわちウォッチドック
タイマ割込み受け付けによりクリアされる。
【0027】したがって、タイマ101は第2のオバー
フローOVF2を出力しない。EXU105が割込みを
受け付けた後はINTC104はEXU105に対して
処理アドレスを受け取り、分岐処理を行いBCU106
を介して命令コードを受け取り、ウォッチドックタイマ
処理のプログラムによりプログラム暴走に対する復帰処
理を行う。
フローOVF2を出力しない。EXU105が割込みを
受け付けた後はINTC104はEXU105に対して
処理アドレスを受け取り、分岐処理を行いBCU106
を介して命令コードを受け取り、ウォッチドックタイマ
処理のプログラムによりプログラム暴走に対する復帰処
理を行う。
【0028】またプログラム暴走だけでなく、INTC
104,EXU105のハードウェアの状態が異常とな
り、INTC104により割込み要求が出力されないあ
るいはEXU105が割込み要求を受け付けない状態と
なった場合には、アンドゲート113よりウォッチドッ
クタイマクリア信号が出力されず、第1のオバーフロー
OVF1が出力されて以降もカウントアップを続け、第
2のオバーフローOVF2を出力する。
104,EXU105のハードウェアの状態が異常とな
り、INTC104により割込み要求が出力されないあ
るいはEXU105が割込み要求を受け付けない状態と
なった場合には、アンドゲート113よりウォッチドッ
クタイマクリア信号が出力されず、第1のオバーフロー
OVF1が出力されて以降もカウントアップを続け、第
2のオバーフローOVF2を出力する。
【0029】第2のオバーフローが出力されると、オア
ゲート111によりCPUリセット信号が出力され、C
PUハードウェア(INTC104,EXU105,B
CU106,カウンタ101)の状態はリセット状態に
初期化される。リセット後は通常のリセットと同じであ
るが、ラッチ114が第2のオバーフローOVF2でセ
ットされ、ラッチ114の出力を読み出すことによりリ
セット入力端子108によるリセットが第2のオバーフ
ローOVF2によるリセットが判断できる。
ゲート111によりCPUリセット信号が出力され、C
PUハードウェア(INTC104,EXU105,B
CU106,カウンタ101)の状態はリセット状態に
初期化される。リセット後は通常のリセットと同じであ
るが、ラッチ114が第2のオバーフローOVF2でセ
ットされ、ラッチ114の出力を読み出すことによりリ
セット入力端子108によるリセットが第2のオバーフ
ローOVF2によるリセットが判断できる。
【0030】(実施例2)図2は、本発明の実施例2を
示すブロック図である。本実施例は、実施例1に対し
て、ウォッチドックタイマアウト選択レジスタ216と
ウォッチドックタイマアウト選択回路215を付加して
いる。
示すブロック図である。本実施例は、実施例1に対し
て、ウォッチドックタイマアウト選択レジスタ216と
ウォッチドックタイマアウト選択回路215を付加して
いる。
【0031】次に動作について説明する。ウォッチドッ
クタイマアウト以外の動作は同一であるので、ウォッチ
ドックタイマアウトの動作について説明する。
クタイマアウト以外の動作は同一であるので、ウォッチ
ドックタイマアウトの動作について説明する。
【0032】まず、ウォッチドックタイマの最初のオバ
ーフロー前にウォッチドックタイマアウト選択レジスタ
216の値を設定しておく。レジスタ216が“0”の
ときは選択回路215により第1のオバーフローOVF
1が選択され、ウォッチドックタイマによる暴走検出に
対してタイマアウト出力が出される。
ーフロー前にウォッチドックタイマアウト選択レジスタ
216の値を設定しておく。レジスタ216が“0”の
ときは選択回路215により第1のオバーフローOVF
1が選択され、ウォッチドックタイマによる暴走検出に
対してタイマアウト出力が出される。
【0033】また、レジスタ216が“1”のときは選
択回路215により第2のオバーフローOVF2が選択
され、ウォッチドックタイマ割込みが受け付けられなか
った場合に対してタイマアウト出力が出される。
択回路215により第2のオバーフローOVF2が選択
され、ウォッチドックタイマ割込みが受け付けられなか
った場合に対してタイマアウト出力が出される。
【0034】実施例1に比べウォッチドックタイマアウ
ト出力にプログラムが暴走した場合に外部に知らせる
か、プログラムがハードウェア異常により暴走した場合
に知らせるかを選択でき、ウォッチドックタイマアウト
情報の必要な情報が選べプログラム暴走時の外部の対応
が幅広くなる。
ト出力にプログラムが暴走した場合に外部に知らせる
か、プログラムがハードウェア異常により暴走した場合
に知らせるかを選択でき、ウォッチドックタイマアウト
情報の必要な情報が選べプログラム暴走時の外部の対応
が幅広くなる。
【0035】
【発明の効果】以上説明したように本発明によれば、プ
ログラム暴走をウォッチドックタイマの第1,第2のオ
バーフローにて検出し、CPUハードウェアが異常状態
でなく割込み処理実行が可能な場合は割込み処理にて復
帰処理でき、割込み処理が受け付けられない場合にはC
PUハードウェアをリセットできる。このため、ウォッ
チドックタイマ割込み処理によるプログラム暴走からの
復帰処理の信頼性を向上させることができる。またプロ
グラム暴走時にリセットで全て復帰するのに比べ、内部
の全レジスタを再び設定する必要がなくなり、復帰処理
時間を短くできるという効果がある。
ログラム暴走をウォッチドックタイマの第1,第2のオ
バーフローにて検出し、CPUハードウェアが異常状態
でなく割込み処理実行が可能な場合は割込み処理にて復
帰処理でき、割込み処理が受け付けられない場合にはC
PUハードウェアをリセットできる。このため、ウォッ
チドックタイマ割込み処理によるプログラム暴走からの
復帰処理の信頼性を向上させることができる。またプロ
グラム暴走時にリセットで全て復帰するのに比べ、内部
の全レジスタを再び設定する必要がなくなり、復帰処理
時間を短くできるという効果がある。
【図1】本発明の実施例1を示すブロック図である。
【図2】本発明の実施例2を示すブロック図である。
【図3】従来例を示すブロック図である。
101 ウォッチドックタイマカウンタ 102 ウォッチドックタイマアウト出力発生回路 103 リセット発生回路 104 割込みコントローラ(INTC) 105 命令実行ユニット(EXU) 106 バス制御ユニット 107 ウォッチドックタイマアウト出力端子 108 リセット入力端子 109 割込み制御バス 110 EXU,BCU制御バス 111,112 オアゲート 113 アンドゲート 114 ラッチ 215 タイマアウト選択回路 216 タイマアウト選択レジスタ
Claims (2)
- 【請求項1】 ウォッチドックタイマカウンタと、割込
みコントローラと、クリア手段と、リセット手段と、記
憶手段とを有するシングルチップマイクロコンピュータ
であって、 ウォッチドックタイマカウンタは、第1のオバーフロー
出力と前記第1のオバーフローより上位のオバーフロー
出力を持つものであり、 割込みコントローラは、前記第1のオバーフローを割込
み入力ソースとするものであり、 クリア手段は、前記カウンタをウォッチドックタイマ割
込み処理受付けによりクリアするものであり、 リセット手段は、クリア手段によりクリアされなかった
場合に、第2のオバーフロー出力によりCPUをリセッ
トするものであり、 記憶手段は、前記リセットが外部リセット端子によるリ
セットか前記第2のオバーフローによるリセットかを記
憶するものであることを特徴とするシングルチップマイ
クロコンピュータ。 - 【請求項2】 請求項1に記載のシングルチップマイク
ロコンピュータであって、選択手段が付加され、該選択
手段は、第1のオバーフローによりウォッチドックタイ
マアウトを出力するか、第2のオバーフローによりウォ
ッチドックタイマアウトを出力するかを選択するもので
あることを特徴とするシングルチップマイクロコンピュ
ータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4255907A JPH0683989A (ja) | 1992-08-31 | 1992-08-31 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4255907A JPH0683989A (ja) | 1992-08-31 | 1992-08-31 | シングルチップマイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0683989A true JPH0683989A (ja) | 1994-03-25 |
Family
ID=17285233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4255907A Pending JPH0683989A (ja) | 1992-08-31 | 1992-08-31 | シングルチップマイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0683989A (ja) |
-
1992
- 1992-08-31 JP JP4255907A patent/JPH0683989A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2762670B2 (ja) | データ処理装置 | |
US4573117A (en) | Method and apparatus in a data processor for selectively disabling a power-down instruction | |
JPH0683989A (ja) | シングルチップマイクロコンピュータ | |
JP2734243B2 (ja) | ウォッチドッグ・タイマ | |
JP4647276B2 (ja) | 半導体回路装置 | |
TWI788894B (zh) | 記憶體控制電路及快閃記憶體之抹除操作的控制方法 | |
JP2814800B2 (ja) | マイクロコンピュータ | |
JPS61226843A (ja) | 割込み異常検出装置 | |
JPS6051141B2 (ja) | プログラム暴走検出方式 | |
JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
JPH01319834A (ja) | マイクロコンピュータ | |
JPS62226233A (ja) | マイクロコンピユ−タ | |
JPH04148246A (ja) | ウオツチドツグタイマ | |
JPS61145617A (ja) | 電源切断回路 | |
JPS62205441A (ja) | マイクロコンピユ−タ | |
JPH033041A (ja) | タイムアウト監視回路 | |
JPH0312751B2 (ja) | ||
JPS63155330A (ja) | マイクロプログラム制御装置 | |
JPH01120634A (ja) | 割込み制御装置 | |
JPS60198643A (ja) | マイクロコンピユ−タの暴走防止方式 | |
JPH03252886A (ja) | シングルチップマイクロコンピュータ | |
JPH0251748A (ja) | マイクロコンピュータ | |
JPH03152637A (ja) | 異常診断システム | |
JPS60116018A (ja) | 電力リダクションシステムを有するデータ処理システム | |
JPS63126039A (ja) | マイクロコンピユ−タ |