JPS60198643A - マイクロコンピユ−タの暴走防止方式 - Google Patents
マイクロコンピユ−タの暴走防止方式Info
- Publication number
- JPS60198643A JPS60198643A JP59054052A JP5405284A JPS60198643A JP S60198643 A JPS60198643 A JP S60198643A JP 59054052 A JP59054052 A JP 59054052A JP 5405284 A JP5405284 A JP 5405284A JP S60198643 A JPS60198643 A JP S60198643A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- counter
- program
- register
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はマイクロコンピュータに関し、特にマイクロコ
ンピュータの暴走による誤動作を防止するための暴走防
止方式に関するものである。
ンピュータの暴走による誤動作を防止するための暴走防
止方式に関するものである。
背景技術
近年、電子技術の急速な発達に伴なって、各種装置の電
子制御部分にマイクロコンピュータが使用される傾向に
ある。この場合、マイクロコンピュータを用いた機器に
於いて、電源電圧の瞬間的な降下などの一時的な異常が
生ずると、マイクロコンピュータの実行プログラムを指
定するプログラムカクンタが誤動作してしまい、その原
因が正常に復旧した後もプログラムの制御は正常に戻ら
ずに暴走状態となってしまう。
子制御部分にマイクロコンピュータが使用される傾向に
ある。この場合、マイクロコンピュータを用いた機器に
於いて、電源電圧の瞬間的な降下などの一時的な異常が
生ずると、マイクロコンピュータの実行プログラムを指
定するプログラムカクンタが誤動作してしまい、その原
因が正常に復旧した後もプログラムの制御は正常に戻ら
ずに暴走状態となってしまう。
このような問題を解決するものとしては、コンノぐレー
タを用いて電源電圧を常時監視することにより電源の異
常を検出し、コンパレータの異常検出時に於ける出力信
号をイニシャライズ信号として中央処理装置に供給する
ことにより初期状態から再スタートさせる方法が用いら
れている。
タを用いて電源電圧を常時監視することにより電源の異
常を検出し、コンパレータの異常検出時に於ける出力信
号をイニシャライズ信号として中央処理装置に供給する
ことにより初期状態から再スタートさせる方法が用いら
れている。
しかしながら、上述した方法に於いては、コンパレータ
に対する比較値レベル設定が困難であるとともに、電源
ラインに混入する雑音信号によって誤動作する問題を有
している。
に対する比較値レベル設定が困難であるとともに、電源
ラインに混入する雑音信号によって誤動作する問題を有
している。
発明の開示
本発明による目的は、マイクロコンピュータの誤動作全
確実に検出してリセット処理を加えることにより暴走を
防止することが出来るマイクロコンビ二一タの暴走防止
方式を提供することである。
確実に検出してリセット処理を加えることにより暴走を
防止することが出来るマイクロコンビ二一タの暴走防止
方式を提供することである。
このような目的を達成するために本発明は、マイクロコ
ンピュータの主プログラムによってカウントアツプする
カウント手段と、一定周期の割込み信号が供給される毎
に前記カウント手段の値と前回の割込時に於けるカウン
ト手段の値との一致をめる比較手段とを備え、前記比較
手段の一致検出時にはマイクロコンピュータのメインプ
ログラム処理に誤動作が生じたものとしてこのマイクロ
コンピュータにリセット処理を加えて初期設定から再ス
タートさせるものである。
ンピュータの主プログラムによってカウントアツプする
カウント手段と、一定周期の割込み信号が供給される毎
に前記カウント手段の値と前回の割込時に於けるカウン
ト手段の値との一致をめる比較手段とを備え、前記比較
手段の一致検出時にはマイクロコンピュータのメインプ
ログラム処理に誤動作が生じたものとしてこのマイクロ
コンピュータにリセット処理を加えて初期設定から再ス
タートさせるものである。
従って、本発明によるマイクロコンピュータの暴走防止
方式に於いては、メインプログラムによって順次カウン
トアツプするカウント手段の値と前回の割込み時に於け
るカウント手段の計数値とを比較することによってメイ
ンプログラムの誤動作全識別するものであるｔめに、マ
イクロコンピュータに対する誤動作検出が容易でかつ確
実なものとなる。また、マイクロコンピュータの誤動作
検出と同時に初期設定から再スタートさせるものである
九めに、マイクロコンピュータの暴走が確実に防止され
る等の檀々優れた効果を有する。
方式に於いては、メインプログラムによって順次カウン
トアツプするカウント手段の値と前回の割込み時に於け
るカウント手段の計数値とを比較することによってメイ
ンプログラムの誤動作全識別するものであるｔめに、マ
イクロコンピュータに対する誤動作検出が容易でかつ確
実なものとなる。また、マイクロコンピュータの誤動作
検出と同時に初期設定から再スタートさせるものである
九めに、マイクロコンピュータの暴走が確実に防止され
る等の檀々優れた効果を有する。
発明を実施するための最良の形態
第１図は本発明によるマイクロコンピュータの暴走防止
方式の一実施例？示すブロック図である。同図に於いて
ｌはタイマー回路であって、予め定められた一定周期の
割込（Ｎ号Ａを発生する。２はマイクロコンピュータで
あって、入力ポートＰ、にタイマー回路ｌから発生され
る割込信号人が供給されると、予め定められた割込プロ
グラム全処理し死後に主プログラムの処理に復帰する。
方式の一実施例？示すブロック図である。同図に於いて
ｌはタイマー回路であって、予め定められた一定周期の
割込（Ｎ号Ａを発生する。２はマイクロコンピュータで
あって、入力ポートＰ、にタイマー回路ｌから発生され
る割込信号人が供給されると、予め定められた割込プロ
グラム全処理し死後に主プログラムの処理に復帰する。
３はカウンタであって、マイクロコンピュータ２が主プ
ログラムの処理中に必ず通るカウントアツプルーチン會
通過する毎に出力ｙｘ−トｏ、から発生されるカウント
アツプ（ｉ号Ｂを順次計数するカウンタ、４はレジスタ
であって、マイクロコンピュータ２に於ける割込プログ
ラムの一部に於いて出力ポートＯ２がら発生されるセッ
ト信号０の発生時にカウンタ３の計数値を保持する。５
は一致検出回路であって、カウンタ３の計数値とレジス
タ４の値が一致した時に一致検出信号Ｄｔ−発生してマ
イクロコンピュータ２の入カポ−）Ｐ、に供給する。な
お、カウンタ３およびレジスタ４はマイクロコンピュー
タ２の出力ポート０３から発生されるリセット信号Ｅに
よってリセットされるものとし、タイマー回路ｌはマイ
クロコンピュータ２の出カポ−）０１から発生されるカ
ウントアツプ信号Ｂの周期よりも長いものとする。
ログラムの処理中に必ず通るカウントアツプルーチン會
通過する毎に出力ｙｘ−トｏ、から発生されるカウント
アツプ（ｉ号Ｂを順次計数するカウンタ、４はレジスタ
であって、マイクロコンピュータ２に於ける割込プログ
ラムの一部に於いて出力ポートＯ２がら発生されるセッ
ト信号０の発生時にカウンタ３の計数値を保持する。５
は一致検出回路であって、カウンタ３の計数値とレジス
タ４の値が一致した時に一致検出信号Ｄｔ−発生してマ
イクロコンピュータ２の入カポ−）Ｐ、に供給する。な
お、カウンタ３およびレジスタ４はマイクロコンピュー
タ２の出力ポート０３から発生されるリセット信号Ｅに
よってリセットされるものとし、タイマー回路ｌはマイ
クロコンピュータ２の出カポ−）０１から発生されるカ
ウントアツプ信号Ｂの周期よりも長いものとする。
以下、上記構成による回路の動作を第２図に示すフロー
チャートを用いて説明する。電源を投入スるとマイクロ
コンピュータ２が作動することにより、主プログラムの
処理を実行する。
チャートを用いて説明する。電源を投入スるとマイクロ
コンピュータ２が作動することにより、主プログラムの
処理を実行する。
主プログラムに於いては、まずステップＳ１で出力ｄ！
−トＯｓがらりセット信号Ｅｔ−発生してカウンタ３
およびレジスタ４ｔ−リセットすることによりその内容
を零に初期設定する。そして、この場合に於ける初期設
定はカウンタ３およびレジスタ４に対してのみではなく
、主プログラムの実行に関係するすべての部分を會むも
のとする。次にステップ８．に於いては、出力ポート０
１からカウントアツプ信号Ｂを発生してカウンタ３１Ｃ
供給することにより、カウンタ３ｔ−１カウントアツプ
させた後に、以後のステップに於いてメイン処理のプロ
グラム全実行する。そして、ステップＳ３に於いて、次
の処理への移行ｔｂるいは一連の処理が終了したことが
判別されると、ステップ８諺に移行して前述した場合と
同様にカウンタ３の計数値’ｔｌ加算する。この様な動
作を順次繰り返すことにより、カウンタ３は主プログラ
ムの処理に応じてその計数値が増加することになる。
−トＯｓがらりセット信号Ｅｔ−発生してカウンタ３
およびレジスタ４ｔ−リセットすることによりその内容
を零に初期設定する。そして、この場合に於ける初期設
定はカウンタ３およびレジスタ４に対してのみではなく
、主プログラムの実行に関係するすべての部分を會むも
のとする。次にステップ８．に於いては、出力ポート０
１からカウントアツプ信号Ｂを発生してカウンタ３１Ｃ
供給することにより、カウンタ３ｔ−１カウントアツプ
させた後に、以後のステップに於いてメイン処理のプロ
グラム全実行する。そして、ステップＳ３に於いて、次
の処理への移行ｔｂるいは一連の処理が終了したことが
判別されると、ステップ８諺に移行して前述した場合と
同様にカウンタ３の計数値’ｔｌ加算する。この様な動
作を順次繰り返すことにより、カウンタ３は主プログラ
ムの処理に応じてその計数値が増加することになる。
次にタイマー回路ｌからステップ８．に於ける加算周期
よりも長い周期に予め定められた一定周期の割込信号人
が発生され、この割込信号Ａがマイクロコンピュータ２
０入力ポートＰ１に供給されると、マイクロコンピュー
タ２は第２図に示すステップ８１〜Ｓ３の主プログラム
による処理を中断してステップＳ４に示す割込プログラ
ムに移行する。割込プログラムではステップＳ、に於い
て、一致検出回路５から入力ボートＰ、に供給される一
致検出信号りの内容を判別す−る。つまり、一致検出回
路５はカウンタ３とレジスタ４の内容を比較しておシ、
両者が一致すると一致検出信号Ｄｔ−発生してマイクロ
コンピュータ２の入カポ−）Ｐ、［供給するものである
が、主プログラムが正常に処理されている場合には、カ
ウンタ３が順次カウントアツプするのに対してレジスタ
４はリセットされたままの状態であるために一致検出信
号Ｄｉｔ発生されない。従って、割込プログラムに於け
るステップＳ、の判断はノーとなってステップＳ６に移
行する。ステップ８ｇに於いては、マイクロコンピュー
タ２の出力ポート（）２からセット信号０全発生してレ
ジスタ４に供給することにより、カウンタ３の計数値を
レジスタ４に設定してカウンタ３の値とレジスタ４の値
を一致させる。そして、このステップＳ６に於けるレジ
スタ４に対する設定が終了すると、ステップＳ１に於い
てリターンとなることにより、主プログラムに於ける割
込直後のステップに戻されて主プログラムのステップＳ
、〜Ｓ３による処理を実行し続ける。この場合、主プロ
グラムの処理に於いては、必ずステップ８寞ヲ実行する
様に構成されているために、カウンタ３は主プログラム
の処理に応じて順次カウントアツプすることになる。−
そして、再びタイマー回路ｌから発生される割込信号人
によってマイクロコンピュータ２に割込処理が加えられ
ると、まずステップＳ＠に於いて一致検出回路５の出力
信号が判別される、この場合、マイクロコンピュータ２
の主プログラムが正常に動作してｉる状態下に於−ては
、カウンタ３が主プログラムの処理毎にカウントアツプ
している九めに、カウンタ３の計数値とレジスタ４の値
との間に差゛−が生じ、これに伴なって割込プログラム
に於けるステップ８．の判断がノーとなることがらステ
ップ８ｇに移行する。ステップＳ６に於いては、レジス
タ４にカウンタ３の計数値がセットされることによって
両者の値が一致された後に主プログラムによる処理に戻
される。
よりも長い周期に予め定められた一定周期の割込信号人
が発生され、この割込信号Ａがマイクロコンピュータ２
０入力ポートＰ１に供給されると、マイクロコンピュー
タ２は第２図に示すステップ８１〜Ｓ３の主プログラム
による処理を中断してステップＳ４に示す割込プログラ
ムに移行する。割込プログラムではステップＳ、に於い
て、一致検出回路５から入力ボートＰ、に供給される一
致検出信号りの内容を判別す−る。つまり、一致検出回
路５はカウンタ３とレジスタ４の内容を比較しておシ、
両者が一致すると一致検出信号Ｄｔ−発生してマイクロ
コンピュータ２の入カポ−）Ｐ、［供給するものである
が、主プログラムが正常に処理されている場合には、カ
ウンタ３が順次カウントアツプするのに対してレジスタ
４はリセットされたままの状態であるために一致検出信
号Ｄｉｔ発生されない。従って、割込プログラムに於け
るステップＳ、の判断はノーとなってステップＳ６に移
行する。ステップ８ｇに於いては、マイクロコンピュー
タ２の出力ポート（）２からセット信号０全発生してレ
ジスタ４に供給することにより、カウンタ３の計数値を
レジスタ４に設定してカウンタ３の値とレジスタ４の値
を一致させる。そして、このステップＳ６に於けるレジ
スタ４に対する設定が終了すると、ステップＳ１に於い
てリターンとなることにより、主プログラムに於ける割
込直後のステップに戻されて主プログラムのステップＳ
、〜Ｓ３による処理を実行し続ける。この場合、主プロ
グラムの処理に於いては、必ずステップ８寞ヲ実行する
様に構成されているために、カウンタ３は主プログラム
の処理に応じて順次カウントアツプすることになる。−
そして、再びタイマー回路ｌから発生される割込信号人
によってマイクロコンピュータ２に割込処理が加えられ
ると、まずステップＳ＠に於いて一致検出回路５の出力
信号が判別される、この場合、マイクロコンピュータ２
の主プログラムが正常に動作してｉる状態下に於−ては
、カウンタ３が主プログラムの処理毎にカウントアツプ
している九めに、カウンタ３の計数値とレジスタ４の値
との間に差゛−が生じ、これに伴なって割込プログラム
に於けるステップ８．の判断がノーとなることがらステ
ップ８ｇに移行する。ステップＳ６に於いては、レジス
タ４にカウンタ３の計数値がセットされることによって
両者の値が一致された後に主プログラムによる処理に戻
される。
次に何かの原因によって主プログラムの処理にトラブル
が生ずると、主プログラムに於けるステップ８．の処理
が行なわれなくなることから、カウンタ３の値はレジス
タ４への設定時と同一の状態を続けることになる。ここ
で、タイマー回路ｌから割込信号人が発生されると、マ
イクロコンピュータ２は主プログラムの処理から割込プ
ログラムへ移行する。そして、ステップ８ｓに於いては
、一致検出回路５から入カポートＰ翼に供給される一致
検出信号りの内容を判別することによってカウンタ３の
計数値とレジスタ４の内容を比較する。この場合、主プ
ログラムの処理に異常が生じ九場合には、上述し丸裸に
カウンタ３とレジスタ４の内容が一致することから、ス
テップＳｓの判断がイエスとなる。そして、このステッ
プ８１１の判断がイエスになると、主プログラムの処理
に異常が生じて暴走状態にあるものと判断してステップ
Ｓ１に移行する。ステップＳ１に於いては、各部に対す
る初期設定が電源の投入時と同様に行なわれることから
、マイクロコンピュータ２は暴走が防止されて正常な状
態による動作が開始される。この場合、ステップＳｌの
初期設定に於いては、マイクロコンピュータ２の出力ポ
ート０３から発生されるリセット信号Ｅがカウンタ３お
よびレジスタ４のリセット入力端Ｒにそれぞれ供給され
ることにより、両者の内容がすべて零に設定されること
になる。
が生ずると、主プログラムに於けるステップ８．の処理
が行なわれなくなることから、カウンタ３の値はレジス
タ４への設定時と同一の状態を続けることになる。ここ
で、タイマー回路ｌから割込信号人が発生されると、マ
イクロコンピュータ２は主プログラムの処理から割込プ
ログラムへ移行する。そして、ステップ８ｓに於いては
、一致検出回路５から入カポートＰ翼に供給される一致
検出信号りの内容を判別することによってカウンタ３の
計数値とレジスタ４の内容を比較する。この場合、主プ
ログラムの処理に異常が生じ九場合には、上述し丸裸に
カウンタ３とレジスタ４の内容が一致することから、ス
テップＳｓの判断がイエスとなる。そして、このステッ
プ８１１の判断がイエスになると、主プログラムの処理
に異常が生じて暴走状態にあるものと判断してステップ
Ｓ１に移行する。ステップＳ１に於いては、各部に対す
る初期設定が電源の投入時と同様に行なわれることから
、マイクロコンピュータ２は暴走が防止されて正常な状
態による動作が開始される。この場合、ステップＳｌの
初期設定に於いては、マイクロコンピュータ２の出力ポ
ート０３から発生されるリセット信号Ｅがカウンタ３お
よびレジスタ４のリセット入力端Ｒにそれぞれ供給され
ることにより、両者の内容がすべて零に設定されること
になる。
なお、上記実施例に於いては、カウンタ３、レジスタ４
および一致検出回路５をマイクロコンピュータ２の外付
回路として設けた場合について説明したが、本発明はこ
れに限定されるものではなく、マイクロコンピュータの
内部に於いてハード的にあるいはソフト的に処理するこ
とが出来ることは言うまでもない。
および一致検出回路５をマイクロコンピュータ２の外付
回路として設けた場合について説明したが、本発明はこ
れに限定されるものではなく、マイクロコンピュータの
内部に於いてハード的にあるいはソフト的に処理するこ
とが出来ることは言うまでもない。
以上説明した様に、本発明によΣマイクロコンピュータ
の暴走防止方式に於いては、主プログラムの処理時にカ
ウントアツプされるカウンタ手段の値を主プログラムに
よるカウント手段のカウント周期よりも長い周期の割込
信号の供給時に前回の割込時に於ける計数値と比較し、
不一致の場合にはマイクロコンピュータが正常に動作し
ているものとしてカウント手段の値全レジスタに設定し
、前記比較時に一致した場合にはマイクロコンピュータ
が暴走したものとして初期設定から再スタートさせるも
のである。
の暴走防止方式に於いては、主プログラムの処理時にカ
ウントアツプされるカウンタ手段の値を主プログラムに
よるカウント手段のカウント周期よりも長い周期の割込
信号の供給時に前回の割込時に於ける計数値と比較し、
不一致の場合にはマイクロコンピュータが正常に動作し
ているものとしてカウント手段の値全レジスタに設定し
、前記比較時に一致した場合にはマイクロコンピュータ
が暴走したものとして初期設定から再スタートさせるも
のである。
このために、従来の様な電源電圧の変動を検出してマイ
クロコンピュータの暴走全検出する等の複雑な回路が不
用になるとともに、電源ノイズの影？＃ヲ受けなくなる
ことから、その動作が確実なものとなる等の種々優れた
効果を有する。
クロコンピュータの暴走全検出する等の複雑な回路が不
用になるとともに、電源ノイズの影？＃ヲ受けなくなる
ことから、その動作が確実なものとなる等の種々優れた
効果を有する。
第１図は本発明によるマイクロコンピュータの暴走防止
方式の一実施例を説明するためのブロック図、第２図は
第１図に示すブロック図の動作を説明するためのフロー
チャートを示す図である。 １・・・タイマー回路、２・・・マイクロコンピュータ
、３・・・カウンタ、４・・・レジスタ、５・・・一致
検出回路。 出 −人 日本′−気ホームエレクトロニクス第１図 第２図
方式の一実施例を説明するためのブロック図、第２図は
第１図に示すブロック図の動作を説明するためのフロー
チャートを示す図である。 １・・・タイマー回路、２・・・マイクロコンピュータ
、３・・・カウンタ、４・・・レジスタ、５・・・一致
検出回路。 出 −人 日本′−気ホームエレクトロニクス第１図 第２図
Claims (1)
- （１） マイクロコンピュータと、このマイクロコンピ
ュータの主プログラムによってカウントアツプされるカ
クンタ手段と、主プログラムによる前記カクンタ手段の
カウントアツゾ周期よりも長い周期で供給される割込信
号の供給時に前回の割込時に於ける前記カクンタ手段の
計数値との一致をめる比較手段とを設け、前記マイクロ
コンピュータは前記比較手段の一致検出時に暴走が発生
されたものとして初期設定からの再スタート１−実行す
ることを特徴とするマイクロコンピュータの暴走防止方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054052A JPS60198643A (ja) | 1984-03-21 | 1984-03-21 | マイクロコンピユ−タの暴走防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054052A JPS60198643A (ja) | 1984-03-21 | 1984-03-21 | マイクロコンピユ−タの暴走防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60198643A true JPS60198643A (ja) | 1985-10-08 |
Family
ID=12959835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054052A Pending JPS60198643A (ja) | 1984-03-21 | 1984-03-21 | マイクロコンピユ−タの暴走防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198643A (ja) |
-
1984
- 1984-03-21 JP JP59054052A patent/JPS60198643A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| JPH0528063A (ja) | マイクロコンピユータ | |
| US4683568A (en) | Method of monitoring computer elements, particularly microprocessors | |
| US6553512B1 (en) | Method and apparatus for resolving CPU deadlocks | |
| JP2003248598A (ja) | マイクロコントローラ及びマイクロコントローラの故障検出方法 | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPS60198643A (ja) | マイクロコンピユ−タの暴走防止方式 | |
| JP3529994B2 (ja) | 照合回路 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP3081234B2 (ja) | Ｃｐｕボードのチェック方法 | |
| JPH01280818A (ja) | 演算制御装置の初期化方法 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS58221456A (ja) | コンピユ−タの異常検出方式 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH03152637A (ja) | 異常診断システム | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| JPH04225432A (ja) | ワンチップ・マイクロコンピュータの割り込み処理時間管理方式 | |
| JPH0683989A (ja) | シングルチップマイクロコンピュータ | |
| JPH05189258A (ja) | マイクロコンピュータ | |
| JPS63271545A (ja) | ウオツチドツグタイマ |