JPS6123253A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、データ処理技術に関し、例えばマイクロプ
ロセッサのエミュレーションを行なうエミュレータのよ
うな装置に利用して有効な技術に関するものである。

Ｃ背景技術］ ユーザーが開発したマイクロコンピュータ・システムの
ソフトウェアをＨａしたり、デパッキングを行なう場合
、第１図に示すような装置を使用して行なわれることが
ある。すなわち、マイクロコンピュータ・イステム（ユ
ーザー・システム）■を構成するボードｌａ上に設けら
れたマイクロプロセッサ（以下ＭＰＵと称する）用のＩ
Ｃソケット２に、コネクタ３を介してシステム１のＭＰ
Ｕと同一のＭＰＵを内蔵したアダプティブ・システム・
エミュレ−タ（以下ＡＳ’Ｅと称する）４を接続する。

このＡＳＥ４は、ケーブルを介してＣＲＴディスプレイ
５やフロッピーディスク装置６、ａ、６ｂ等番備えたサ
ポートツールと呼ばれるシステム開発装置７に接続され
ている。

上記システムにおいては、ＣＲＴディスプレイ５のキー
ボードより入力されるアセンブラやコンパイラ等の言語
で書かれたソースプログラムは、先ずフロッピーディス
ク６ａに書き込まれ、システム開発装置７内のＭＰＵに
よって機械語に翻訳されてオブジェクトプログラムの形
でフロッピーディスク６ｂに書き込まれる。フロッピー
ディスク６ｂに書き込まれたプログラムは、Ａ、　Ｓ　
Ｅ　４内のＭＰＵによってユーザー・システム１内のＲ
ＡＭ（ランダム・アクセス・メモリ）８等に転送され、
書き込まれる。

ＲＡＭ８等に書き込まれたユーザー・プログラムは、Ｉ
Ｃソケット２からコネクタ３を引き抜いて、システムの
Ｍ、ＰＵ９を差し込んでやると、通常はこのＭＰＵ９に
よって実行されるわけであ“るが、第１図のシステムで
は、ＡＳＥ４内のＭＰＵ（ＭＰＵ９と同一タイプ）によ
ってエミュレーションを行ないながら、ユーザー・プロ
グラムのデバッキングを行なえるようになっている。

この場合、ＣＲＴディスプレイ５やフロッピー。

ディスク装置６ａ、６ｂ等をコントロールしたり、アセ
ンブラやコンパイラ言語を機械語へ翻訳したり、さらに
ＡＳＥＪ内のＭＰＵによってユーザー・プログラムを実
行して得られたデータを編集してＣＲＴディスプレイ５
に表示させたりするホストＭＰＵがシステム開発装置７
内に設けられているが、エミュレータには、エミュレー
ションの結果得られたデータを上記システム開発装置７
内のＭＰＵが編集し易い形に処理できるような機能を持
たせることができる。上記システムでは、ＡＳＥ４内の
ＭＰＵがエミュレーションとデータ処理機能を兼用する
ようにされている。そのため、ＡＳＥ４内のＭＰＵをシ
ステム開発装置７内のコントローラから出力される制御
信号に基づいてエミュレーションモード時とシステムモ
ード時とで空間分割して実行するようにしている。

上記構成のエミュレータ・システムについては、既に特
願昭５８−３４５６５号等において示されている。

ところで、上記エミュレータ・システムを用いてユーザ
ー・プログラムのデバッキングを行なう場合、一般には
プログラムを細切れにしてエミュレーションを行なって
行くが、その際ブレークポイントやトリガポイントと呼
ばれる指定ポイント（プログラム中のある位置）を通過
した回数を検出して、所定の回数だけそのポイントを通
過したとき、そこでプログラムの実行を中断したり、バ
ス上のデータをトレース・メモリと呼ばれる所定のＲＡ
Ｍ　（ランダム・アクセス・メモリ）内に採取し始めた
りすることが行なわれる。

そこで、本発明者は先にそのようなブレークポイントや
トリガポイントの通過回数を検出してプログラムの実行
中断信号もしくはトレースの開始信号を形成する方法と
して、例えば第２図に示すように、予めブレークポイン
トの通過回数を設置しておくＮビットのレジスタ１１と
、ブレークポイントを通過したことを知らせる信号を計
数するＮビットのカウンタ１２と、Ｎ個のイクスクルー
シブＮＯＲ回路１４およびそれらの出力を入力信号とす
るＮＡＮＤ回路１５からなるコンパレータ１３とからな
る回路を開発した。

しかしながら、上記のようなレジスタ１１とカウンタ１
２およびコンパレータ１３からなる回路にあっては、所
望の通過回数を検出できるようにするには、Ｎビット構
成のレジスタ１１およびカウンタ１２に対し、２のＮ乗
個のイクスクルーシブＮＯＲ回路を必要とするため、ハ
ードウェアの量が多くなってしまうという不都合がある
。

「発明の目的」 この発明の目的は、エミュレータのようなデータ処理シ
ステムにおいて、ハードウェアの量を増大させることな
く、ある指定ポイントを所定回数だけ通過したことを検
出して、特定の動作を停止させあるいは開始させること
ができるようなデータ処理技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついて哄、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、エミュレータのようなデータ処理システムに
おいて、ある指定ポイントを通過したことを知らせる信
号を計数するカウンタと、このカウンタの出力に基づい
て対応するアドレスのデータが読み出されるようにされ
たメモリとを設け、このメモリの所定のアドレスにのみ
゛１″なるデータを書き込んでおくことによって、上記
カウンタが計数を開始し、所定の計数値に達すると、上
記メモリからパ１″′なるデータが読み出されて回数一
致信号が形成され、この信号に基づいてシステムの特定
の動作が停止され、あるいは開始されるようにして、そ
のような動作を可能にするのに必要なハードウェアの量
を減少させるものである。

［実施例］ 本発明が適用されるエミュレータ・システムの概略構成
は、既に説明した第１図に示すものと同様であるので、
ここでは補足的な説明を加え・、重複した説明は省略す
る。

第１図に示されているＡＳＥ　（アダプティブ・システ
ム・エミュレ−タ）４もしくはシステム開発装置７内に
は、ユーザー・プログラムを実行している間に、バス上
に表われる入出力信号を時系列的に取り込むトレース・
メモリや、デバッキングの際に分割して実行される一連
のプログラムの終端の条件（ブレーク・ポイント）を設
定しておくブレーク・ポインタと称するレジスタおよび
上記トレース・メモリへの信号の取り込みを開始させる
条件（トリガ・ポイント）を設定しておくトリガ・ポイ
ンタと称するレジスタが設けら九でいる。

上記エミュレータ・システムを用いてｘ　−−＋１Ｊ’
　−プログラムのデバッキングを行なう場合、プロゲラ
、ムを細切れにしてエミュレーションを行なって行くよ
うにされる。その場合、プログラムのあるループがデバ
ッキングを含んでいると１例えば何十回かそのループを
繰り返えしているうちにループから抜は出して他のとこ
ろへ跳んでしまうことがある。そこで、何回目にそのよ
うなデバッキングによる異常（ループからの抜出し）が
発生したのか知ることができるようにするため、ブレー
クポイントを設定してそのブレークポイントを所定の回
数だけ通過したときにエミュレーションによるプログラ
ムの実行を中断させることが行なわれる。

また、トレース・メモリは、そこに取り込むことができ
るデータ量に制約があるため、プログラムのあるループ
を繰り返し実行する場合、一連のプログラムを何回か走
らせて途中からバス上の信号をトレース・メモリに取り
込むようにしたいことがある。そこで、あるポイントを
所定の回数だけ通過したことを検出して、そこからトレ
ースを開始するため、１〜リガ・ポインタとこのトリガ
・ポインタに設定されたトリガポイントを通過した回数
が所定数に達したかを検出してトレース開始信号を形成
する回路が必要とされる。

指定ポイントを通過したことの検出は、上記各ポインタ
に設定された条件と、バス上に表われた信号とを常時バ
ード的に比較して一致したか否かを判定することにより
行なわれる。

第３図には、指定したポイントを通過したことを検出し
、その通過回数が予め設定された所定の回数に達したこ
とを検出して、プログラムの実行を中断（ブレーク）す
る信号あるいはトレースを開始する信号を形成し、出力
する回路の一実施例が示されている。

同図シこおいて、１６ａ、１６ｂで示されているのは、
ブレークポイントとトリガポイントをそれぞれ設定する
ためのレジスタ（ブレーク・ポインタとトリガ・ポイン
タ）である。このブレーク・ポインタ１６ａとトリガ・
ポインタ１６ｂは、システム開発装置７内のホストＭＰ
Ｕ１７からの制御信号によってシステムのデータバスＭ
ＰＵ　Ｄを介して、供給される所望のブレークポイント
もしくはトリ・ポイントが設定されるようにされている
。

上記ブレーク・ポインタ１６ａとトリガ・ポインタ１６
ｂに設定されたデータは、それぞれ一致判定用のゲート
回路１８ａと１８ｂの一方の入力端子にそれぞれ供給さ
れている。ゲート奪略、１１．８ａと１８ｂの他方の入
力端子には、例えばＡＳＥ４内のエミュレーシＪン用の
ＭＰＵとユーザー・システムとを結合するデータバス１
９上の信号が供給されるようにされており、上記データ
バス１９上の信号がブレーク・ポインタＬ６ａまたはト
リガ・ポインタ１６ｂ内の設定データと一致すると通過
検出信号が形成され、それぞれゲート回路２０ａと２０
ｂに供給される。データバス１９上の信号の代わりにア
ドレスバス上の信号と各ポインタの内容とを比較するよ
うにしてもよい。

ゲート回路２０ａ、２０ｂには、ホストＭＰＵ１７から
出力されるモード切換信号によってセットもしくはリセ
ット状態にされるフリップフロップ２１の出力Ｑ、Ｑが
各々制御信号として印加されており、ホストＭＰｔＪ１
７によって決定されるモードに応じてゲート回路２０　
ａと２０ｂのいずれか一方のゲートが開かれて、ブレー
クポイントまたはトリガポイントの通過検出信号がＯＲ
ゲート回路２２を介して、Ｎビット構成のカウンタ２３
嶋；供給される。

すなわち、ユーザー・プログラムを走らせであるブレー
クポイントでせ停止させたいような場合には、ホストＭ
ＰＵ１７によってフリッププロップ２１がセット状態番
ｑさ、れ、その出力Ｑによってゲート回路２０ａが開か
れ、ブレーク・ポインタ１６ａ側から出力される通過検
出信号がカウンタ２３に供給されて計数される。一方、
ユーザー・プログラムを走らせである指定ポイントから
トレースを開始したいような場合には、ホストＭＰＵ１
７によってフリップフロップ２１がリセット状態にされ
、その出力Ｑによってゲート回路２０ｂが開かれ、トリ
ガ・ポインタ１６ｂ側から出力される通過検出信号がカ
ウンタ２３に供給されて計数される。

さらに、この実施例では、上記カウンタ２３のカウント
値がマルチプレクサ２４に供給され、ここでホストＭＰ
Ｕ１７からバス２５を介して供給されるアドレス信号と
の選択が行なわれ、一方、゛　　　の信号のみがＲＡＭ
のようなメモリ２６のアドレス入力端子Ａ□”Ａｎに供
給されるようにされている。上記マルチプレクサ２４の
切換えは、ホストＭＰＵ１７からのセレクト信号Ｓによ
って行なわれる。メモリ２６は、カウンタ２３のビット
数がＮであれば、２のＮ乗ビットの容量を持つよう。

にされる。

上記メモリ２６は、エミュレーション準備期間中におい
て、ホストＭＰＵ１７からの制御信号Ｒ／Ｗ、Ｃ３に基
づいて指定ポイントの通過回数の設定のためのデータ書
込みが行なわれる。その場合、マルチプ。、レクサ２４
は、ホストＭＰＵ１７からのセレクト信号Ｓによってバ
ス２５上の信号をメモリ２６へ供給するように切換えが
行なわれる。

すなわち、エミュレーションモードを開始してユーザー
・プログラムを実行する前に、ホストＭＰＵ１７によっ
てマルチプレクサ２４をバス２５側に切り換えるととも
に、メモリ２６を書込み状態にする。それからカウンタ
２３の所定の値に対応するアドレス信号をホストＭＰＵ
１７からバス２５を介してメモリ２６のアドレス入力端
子ＡＯ〜Ａｎに供給するとともに、データ入出力端子Ｉ
１０にデータ信号Ｄｏを供給して、そのアドレス位置に
のみ１”を書き込んでおく。

これによって、エミュレーションモードに移ったとき、
ホストＭＰＵ１７からのセレクト信号Ｓによってマルチ
プレクサ２４をカウンタ側へ切り換え、カウンタ２３の
値をメモリ２６のアドレス入力端子Ａ０〜Ａｎへ供給さ
せるようにするとともに、メモリ２６を読出し状態にし
てやる。、すると、カウンタ２３の値が所定の値になっ
たとき、すなわち力６ンタ２３の値がメモリ２６内の１
１　ｉ　ｎが書き込まれているアドレスに一致したとき
に、メモリ２６から“１＃なるデータが読み出される。

このデータは、バッファ２７−に供給されるようになっ
ている。

従って、エミュレーションモードが開始され、ユーザー
・プログラムが実行されると、ブレークポイントの通過
検出信号もしくはトリガポイントの通過検出信号がカウ
ンタ２３に入力され、通過回数が計数されて行く。そし
て、カウンタ２３によって計数された通過回数が所定の
数に達すると、メモリ２６から“１″なるデータが読み
出されてバッファ２７に供給され、回数一致信号が形成
される。カウンタ２３がブレークポイント通過回数を計
数しているときには、上記回数一致信号がプログラムの
実行中断信号とされ、カウンタ２３がトリガポイント通
過回数を計数しているときには。

トレース開始信号とされるようにシステムが構成されて
いる。

上記実施例によれば、エミュレーション準備期間中に１
”を書き込むべきメモリ２６のアドレスを適当に選択し
てやることにより、カウンタ２３の任意の計数値に対応
して回数一致信号を発生させることができる。つまり、
プログラム実行中断信号もしくはトレース開始信号とな
る回数一致信号が出力される通過回数を、メモリ２６へ
のデータ書込みによって任意に設定できる。

しかも、上記実施例では、第２図におけるゲート回路４
および５からなるコンパレータ６の代わりに、いずれか
一つのナトレスにのみｒｒ　１　ｕが書き込まれるよう
にされたメモリ２６を使用しているので、第２図のコン
パレータ６を用いた場合に比べて、ハードウェアの量を
大幅に少なくすること　　　　　−ができる。また、指
定ポイントの通過回数の設定、変更も、メモリ２“６へ
のデータの書換えで行なえるため、非常に簡単である。

なお、上記実施例における通過回数設定用のメそり２６
は、これを２段、３段・・・・とシリーズに重ねて使用
することに、カウンタ２３のビット数を増加させること
が可能となり、これによって更に大きな通過回数の設定
が行なえるようにすることもできる。

また、プログラムの実行を中断させるべきブレークポイ
ントの通過回数がはっきりと分っていないような場合に
も、漠然と分かっている回数に対応するメモリ２６内の
一定のアドレス範囲に連続してＩＩ　１　ｐｇを書き込
んでおくことにより、ある指定回数に達したときにその
ブレークポイントで一旦プログラムの実行を中断し、以
後−回ごとに同じブレークポイントで停止させながらプ
ログラムの実行を繰り返し行なって行くような制御も可
能となる。さらに、メモリ２６内の複数のアドレス位置
にとびとびに“１″を書き込んでおくことにより、適当
な通過回数ごとにプログラムの実行を中断させるような
こともできる。

これに−よって、第２図に示すような回路を使った場合
には、非常に面倒な手順を踏まなけ九ばならないような
機能が簡単に実現でき、エミュレータによるデバッキン
グの能率が向上される。、−［効果］ エミュレータのようなデータ処理システムにおいてＪあ
る指定ポイントを通過したことを知らせる信号を計数す
るカウンタと、このカウンタの出力に基づいて対応する
アドレスのデータが読み出されるようにされたメモリと
を設けてなるので、このメモリの所定のアドレスにのみ
′１″なるデータを書き込んでおくことによって、上記
カウンタが計数を開始し所定の計数値に達すると、上記
メモリからＩＩ　１２ｇなるデータが読み出されて回数
一致信号が形成され、この信号に基づいてシステムの特
定の動作が停止され、あるいは開始されるようになると
いう作用により、そのような動作を可能にするのに必要
なハードウェアの量が減少されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
通過回数の計数を行なう指定ポイントとしてブレークポ
イントとトリガポイントを選択的に指定できるようにし
ているが、いずれか一方のみしか指定でｄない構成ある
いは、カウンタを２つ設けて両方とも指定できるような
構、成とすることも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
を、その背景−どなった利用分野であるエミュレータ・
システムに適用したものについて説明したが、それに限
定されるものでなく、ロジックアナライザなど特定の事
象が複数回繰返し発生するようなシステムにおいて、そ
の特定事象発生回数を検出して所定の回数に達したとき
に何らかの動作を開始もしくは停止させたいような場合
に利用することができる。

【図面の簡単な説明】

第１図は、本発明が適用されるエミュレータ・システム
の一例を示す概略構成図。 −第２図は、エミュレータ・システムにおいて指定ポイ
ントの通過回数が所定数に達したことを検出する回路の
一例を示す構成図、 第３図は、本発明の一実施例を示す要部の回路構成図で
ある。 １・・・・ユーザー・システム、２・・・・ＩＣソケッ
ト、３・・・・コネクタ、４・・・・ＡＳＥ　（アダプ
ティブ・システム・エミュレ−タ）、５・・・・ＣＲＴ
ディスプレイ、６ａ、６ｂ・・・・フロッピーディスク
装置、７・・・・システム開発装置、８・・・・ＲＡＭ
、９・・・・ＭＰＵ、１１・・・・レジスタ。 １２・・・・カウンタ、１３・・・・コンパレータ、１
６ａ・・・・レジスタ　（ブレーク・ポインタ）、１６
ｂ・・・・レジスタ（トリガ・ポインタ）、１７・・・
・ホストＭＰＵ、１８ａ、１８ｂ・・・・比較用ゲート
回路、１９・・・・データバス、２０ａ。

Claims (1)

1. 【特許請求の範囲】 １、対象となるシステムのマイクロプロセッサと同一タ
   イプのマイクロプロセッサを備え、そのシステムのエミ
   ュレーションを行なえるようにされたデータ処理システ
   ムにおいて、ある事象の発生を検知するためのデータが
   格納されるレジスタと、このレジスタの内容とバス上の
   信号を比較して上記事象の発生を検出する手段と、該検
   出手段からの検出信号により上記事象の発生回数を計数
   する計数手段と、該計数手段の出力信号をアドレス入力
   信号とするメモリとからなり、上記計数手段の計数値が
   所定の値になったとき回数一致信号が形成されるように
   なることを特徴とするデータ処理システム。 ２、上記レジスタは、プログラムの実行中断位置を示す
   ブレークポイントもしくはトレース開始位置を示すトリ
   ガポイントが設定され、上記計数手段によりブレークポ
   イントもしくはトリガポイントの通過回数を計数し、所
   定の回数に達したとき、プログラムの実行が中断されま
   たはトレースが開始されるようにされてなることを特徴
   とする特許請求の範囲第１項記載のデータ処理システム
   。 ３、上記レジスタとして、ブレークポイントを設定する
   ものと、トリガポイントを設定するものとがそれぞれ設
   けられ、上記計数手段により選択的にいずれか一方のポ
   イントの通過回数が計数されるようにされてなることを
   特徴とする特許請求の範囲第２項記載のデータ処理シス
   テム。