JPH0193246A - プロセッサの停止監視方式 - Google Patents

プロセッサの停止監視方式

Info

Publication number
JPH0193246A
JPH0193246A JP62249256A JP24925687A JPH0193246A JP H0193246 A JPH0193246 A JP H0193246A JP 62249256 A JP62249256 A JP 62249256A JP 24925687 A JP24925687 A JP 24925687A JP H0193246 A JPH0193246 A JP H0193246A
Authority
JP
Japan
Prior art keywords
processor
monitoring means
monitoring
stoppage
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62249256A
Other languages
English (en)
Inventor
Ikunori Moriya
郁紀 森谷
Noriyoshi Endo
遠藤 徳義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62249256A priority Critical patent/JPH0193246A/ja
Publication of JPH0193246A publication Critical patent/JPH0193246A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 蓄積プログラム制御方式をとる電子交換機に使用されて
いるプロセッサの停止1ffi?ff方式に関し、プロ
セッサの停止を高速に検出すると共に、プロセッサに対
して負担の少ない電子交換機のプロセッサの停止監視方
式を提供することを目的とし、複数のプロセッサを有す
る制御手段を具備した電子交換機において、該制御手段
とは独立して、該制御手段の各プロセッサの実行状態を
監視する監視手段を設け、該監視手段からの要求により
、前記プロセッサの実行状態を該監視手段に通知するア
ダプタを前記制御手段の各プロセッサにそれぞれ接続し
、各プロセッサの停止を前記アダプタを介して前記監視
手段により検出するよう構成する。
産業上の利用分野 本発明は蓄積プログラム制御方式をとる電子交換機に使
用されているプロセッサの停止藍視方式に関する。
入力及び出力側に物理的な端子又は回線等が設けられて
いて、この間の情報伝達のために物理的な接続経路を設
定して交換する方式を回線交換というが、この回線交換
を行う交換機が種々開発されている。
最近では、電子計算機技術及び半導体技術の進歩と相ま
ってプロセッサ、メモリのコストが大幅に低下し、蓄積
プログラム制御方式を採用する電子交換機が経済的に成
立可能となり、これにより交換機の機能、融通性、保守
性、ハードウェアの標準化等において飛躍的な進歩を遂
げている。
蓄積プログラム制御方式は、同一ハードウェアにおいて
プログラム変更により多種な機能を交換機に与えること
が可能であり、時代の要求に即応した新しいサービスを
経済的に提供することができるという特徴を有している
このような蓄積プログラム制御方式をとる電子交換機に
おいては、部品、装置、ソフトウェアは高信頼度設計と
なっているが、部品障害、操作誤り、機器増設時のハー
ドウェア、ソフトウェア両面のバグ(buq)を皆無に
することは難しい。
それにもかかわらず交換機の連続運転を確保する必要が
あり、障害が発生した場合には、障害の検出、正常系の
確立、及び障害原因の解明等を迅速に行う必要がある。
操作誤り、ソフトウェアのバグ等を含む全体の障害は、
異常検出プログラムやシステムの外から交換機を監視す
る装置等により検出され、障害が検出されると他のシス
テムに回線交換処理を引継いだり、障害箇所をシステム
から切り離したり、及び障害の内容を分析しオペレータ
に報告したりする等の処置が講じられるようになってい
る。
従来の技術 従来のプロセッサ停止監視方式を第3図を参照して説明
することにする。
20a、20bは電子交換機の制御手段を構成する第1
及び第2プロセツサであり、それぞれ独立したタスクで
動作している。(本従来技術例では2つのプロセッサに
より説明するが、2つ以上のプロセッサにより制御手段
が構成される場合もある。)第1プロセツサ20a及び
第2プロセツサ20bでは、回線の交換等の処理プログ
ラム実行中に一定間隔(100m5ecごと)でそれぞ
れ周期処理プログラムが実行され、相対するプロセッサ
に割込みをかけ、相対するプロセッサとの間でタスク間
通信を行い、必要な情報を得たり、同期をとる必要があ
れば同期をとったり等の処理を行うと共に、相対するプ
ロセッサの実行状態を監視する監視ルーチンが実行され
るようになっており、相対するプロセッサが例えばオー
バーロード(回線の交換処理が集中し、交換機の処理限
度をこえてしまいエラーとなる)やその他のソフト上の
バグ等により停止した場合には、この周期処理プログラ
ムの監視ルーチンの実行により相対するプロセッサが停
止したことが検出され、障害復旧のためのプログラム等
に処理が渡されるようになっている。
が解゛しようとする間 、 しかし、上j!シたように従来のプロセッサの停止監視
方式では、一定間隔(100m5ecごと)で周期処理
プログラムを起動し、このプログラムの中でプロセッサ
の実行状態を検出する監視ルーチンが実行されることに
より行なわれているので、周期処理プログラムが起動さ
れ、次の周期処理プログラムが起動される途中に、例え
ば第3図において第1プロセツサ20aが停止した場合
に第2プロセツサ20bが第1ブロセツザ20aの停止
を検出するまでには遅延時間22が存在し、厳密な監視
タイミングが要求される場合(例えば後で行う停止原因
の解析のため第1プロセツサが停止した直後の第2プロ
セツサのレジスタ内容を参照するために第2プロセツサ
をなるべく早く強制的に停止させたい場合等)には対応
できなかった。
また、周期処理プログラムを実行する際に相対するプロ
セッサの実行状態を検出する監視ルーチンを実行するた
め、プロセッサへの負担が大きく、プロセッサは本来実
行すべき回線交換処理等に時間を多く割当てられないの
で、処理が遅いという問題点があった。
本発明は、このような点に鑑みて、なされたものであり
、その目的とするところは、プロセッサの停止を高速に
検出すると共に、プロセッサに対して負担の少ないプロ
セッサの停止監視方式を提供することである。
問題点を解決するための手段 第1図に示す本発明の原理図に示すように、複数のプロ
セッサ2a、2b、2c1・・・より構成される制御手
段4とは独立して監視手段6を設ける。
前記監視手段6からの要求により、前記プロセッサ2a
、2b、2c、・・・の実行状態を監視手段6に通知す
るアダプタ8a、8b、8c、・・・を前記制御手段4
の各プロセッサ2a、2b、2c1・・・にそれぞれ接
続し、プロセッサ2a12b12c1・・・の停止を前
記アダプタ8a、8b、8c1・・・を介して前記監視
手段6により検出することにより、上述した問題点を解
決する。
作   用 本発明によれば、制御手段とは独立して監視手段を設け
ると共に、前記監視手段からの要求により、プロセッサ
の実行状態を監視手段に通知するアダプタを各プロセッ
サにそれぞれ接続して(;心成し、プロセッサ停止の監
視をアダプタを介して監視手段が行うようにしたので、
従来のように因明処理プログラム中でプロセッサの実行
状態を監視する監視ルーチンを実行する必要がなく、プ
ロセッサにかかる負担が少なくなり、プロセッサは本来
実行すべき処理く回線交換処理等)に多くの時間を割当
てることができると共に、プロセッサが停止した場合に
は、遅延時間が少な(その検出を行うことができるので
、プロセッサの停止に伴う後処理等を高速に実施するこ
とができる。
実  施  例 本発明の一実施例を第2図を参照して説明することにす
る。
10aはメインプロセッサ、10bは第1コールプロセ
ツサ、10Cは第2コールプロセツサであり、それぞれ
独立のタスクで動作している。12はパーソナルコンピ
ュータ等からなる監視手段であり、14a、14b、1
4cはそれぞれメインプロセッサ10a、第1コールプ
ロセツサ10b、第2コールプロセツナ10cにハード
的に接続され、独立したソフトウェアで動作するアダプ
タである。アダプタ14a、14b、14Gは監視手段
12にGP−IB回線16を介して接続されていると共
に、監視手段12からの命令により各プロセッサ1oa
、10b、10cの所定のレジスタをアクセスして、監
視手段12に通知するように構成されている。
監視手段12は監視の必要があるときは各アダプタ14
a、14b、14cに対して各プロセッサ10a、10
b、10Cの実行状態を通知するよう順次命令を出し、
各プロセッサ10a、10b、10Cの停止を監視して
いる。
然して、オーバーロードやその他のプログラム上のバグ
等により、各プロセッサ10a、10b。
10cのうちの一つが停止すると、停止したプロセッサ
(例えば10a)に接続されたアダプタ(14a)を介
して監視手段12により停止したプロセッサ(10a)
の停止が検出される。監視手段12は停止したプロセッ
サ(10a)の停止を検出すると、停止したプロセッサ
(10a)以外の全プロセッサ(10b、10C)に停
止命令を出し、所定の後処理プログラムを起動するよう
になっている。
後処理プログラムの実行により、例えば他の電子交換機
に回線交換処理を引継いだり、各プロセッサ10a、i
ob、10cのレジスタ内容から停止の原因を解析した
り、システムを再起動したり、及びオペレータに障害内
容を報告したりする等の後処理が行なわれるようになっ
ている。
本実施例によれば、アダプタ14a、14b114c及
び監視手段12はプロセッサ10a、1ob、10cに
対して独立に設けられていると共に、独立したソフトウ
ェアで動作するので、プロセッサ10a、10b、10
cに対して負担をかけることなく、プロセッサ10a、
10b、10Cの停止を高速に検出することができる。
尚、本発明者等の試験により、6台のプロセッサを用い
た場合で、そのうちの1台が停止してから監視手段が停
止を検出して、他の5台のプロセッサをすべて停止せし
めるのに約5 Q m5ecで行えることが確認されて
いる。
発明の効果 本発明は以上詳述したように構成したので、電子交換機
のプロセッサにプロセッサの停止を監視させるための特
別なソフトウェアを実行させる必要がなく、プロセッサ
の処理効率が向上すると共に、プロセッサの停止の検出
を高速に行うことができるという効果を奏する。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明の詳細な説明図、 第3図は従来技術の説明図である。 2a、2b、2c、10a、10b、10c・・・プロ
セッサ、 8a、 8b、8c、14a、14b、14c・・・ア
ダプタ、 6.12・・・監視手段。 オー職−〇Af)fi−η已吉角ヘ リ月 丘]第1図 僅来収刹守0す池明図 第3図

Claims (1)

  1. 【特許請求の範囲】 複数のプロセッサ(2a、2b、2c)を有する制御手
    段(4)を具備した電子交換機において、 該制御手段(4)とは独立して、該制御手段(4)の各
    プロセッサ(2a、2b、2c)の実行状態を監視する
    監視手段(6)を設け、 該監視手段(6)からの要求により、前記プロセッサ(
    2a、2b、2c)の実行状態を該監視手段(6)に通
    知するアダプタ(8a、8b、8c)を前記制御手段(
    4)の各プロセッサ(2a、2b、2c)にそれぞれ接
    続し、各プロセッサ(2a、2b、2c)の停止を前記
    アダプタ(8a、8b、8c)を介して前記監視手段(
    6)により検出することを特徴とするプロセッサの停止
    監視方式。
JP62249256A 1987-10-02 1987-10-02 プロセッサの停止監視方式 Pending JPH0193246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62249256A JPH0193246A (ja) 1987-10-02 1987-10-02 プロセッサの停止監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62249256A JPH0193246A (ja) 1987-10-02 1987-10-02 プロセッサの停止監視方式

Publications (1)

Publication Number Publication Date
JPH0193246A true JPH0193246A (ja) 1989-04-12

Family

ID=17190254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62249256A Pending JPH0193246A (ja) 1987-10-02 1987-10-02 プロセッサの停止監視方式

Country Status (1)

Country Link
JP (1) JPH0193246A (ja)

Similar Documents

Publication Publication Date Title
US6845467B1 (en) System and method of operation of dual redundant controllers
JPH0193246A (ja) プロセッサの停止監視方式
KR100257162B1 (ko) 이중화 시스템에서 상대 시스템의 감시방법 및 장치
JPH0630069B2 (ja) 多重化システム
JPS6272038A (ja) プログラム暴走検出装置の試験方法
JPH0334037A (ja) システム異常の検出処理方式
JPS63255742A (ja) デ−タ処理装置
JPS60243751A (ja) コンピユ−タにおける不正割り込み監視回路
JPS61224056A (ja) チヤネル障害検出処理方式
JPH0149975B2 (ja)
JPH01310422A (ja) マイクロコンピュータのリセット回路
JPH05143379A (ja) プログラム監視装置
JPH03246638A (ja) プログラム暴走検出方式
JPH01169545A (ja) 多重化コンピュータシステムにおける障害検出方式
JPS60195649A (ja) マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式
JPH0235528A (ja) 仮想計算機システムの制御方式
JPS59148961A (ja) プロセツサの動作監視方式
JPH0734296B2 (ja) ハ−ドデイスクコントロ−ル回路
JPS58184667A (ja) 情報処理装置
JPS5969848A (ja) 二重化計算機システムの障害監視方式
JPH1160102A (ja) エレベータ制御装置
JPH02278457A (ja) デジタル情報処理装置
JPH02311933A (ja) 割込制御方式
JPS6252639A (ja) マイクロプロセツサシステムのセルフチエツク方式
JPS6285375A (ja) バス結合装置