JPS6359637A - プロセツサの動作監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、情報処理システムを構成するプロセッサの動
作を監視するのに使用されるプロセッサの動作監視回路
に関するものである。

従来の技術 情報処理システムを構成するプロセッサでは、ハードウ
ェア障害やプログラムの欠陥などによりプロセッサが暴
走したり、ループ状態に陥ったりして正常な動作が行わ
れなくなる場合がある。

上述のようなプロセッサの動作を監視するための一方式
として、ウォッチドッグ・タイマによる方式が用いられ
ている。

発明が解決しようとする問題点 上記従来のウォッチドッグ・タイマによる方式では、プ
ロセッサの動作が異常になったことは検出できるが、実
行中のプログラムのどの箇所でそのような異常が発生し
たかという原因究明に必要な履歴情報を提供することが
できない。

このため、プロセッサが実行した命令の格納アドレスを
トレースするプログラム・トレーサなどを別途準備しな
ければならず、動作監視のためのコストが上昇するとい
う問題がある。

発明の構成 問題点を解決するための手段 本発明に係わるプロセッサの動作監視回路は、既存のウ
ォッチドッグ・タイマに加えて、このウォッチドッグ・
タイマに供給されるリセ・ント信号の個数を計数し、異
常発生時の計数値を保存するりセント回数の計数・保存
回路とを備え、異常の発生の有無に加えてプログラムの
どの箇所でその異常が発生したかという履歴情報を簡易
・安価な回路の付加によって提供できるように構成され
ている。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例 第１図は、本発明の一実施例に係わるプロセ・ノサの動
作監視回路の構成を示すプロ・ツク図であり、１は既存
のウォッチドッグ・タイマ、２はカウンタ、３はカウン
ト値の表示回路、４．５はリセ・ノド信号入力端子、６
はクロック信号の入力端子、７は異常通知信号の出力端
子である。

第２図は、監視対象のプロセッサで実行されるプログラ
ムの概要を示すフローチャートである。

監視対象のプロセッサは、動作を開始すると、最初のス
テップＡに進み、リセット信号入力端子４と５のそれぞ
れにリセット信号を供給し、ウォッチドッグ・タイマ１
とカウンタ２をリセットする。引き続きプロセッサはス
テップＢ＋に進み、本来の機能を実現するための機能実
現処理を実行する。プロセッサは、機能実現処理Ｂ＋の
実行を終了するとステップＣ１に進み、リセット入力端
子４にリセット信号を供給し、ウォッチドッグ・タイマ
１をリセットする。このリセット信号は、カウンタ２に
も供給され、リセット信号の個数が計数される。

この後、プロセッサはステップＢ２に進み、本来の機能
を実現するための機能実現処理を実行する。プロセッサ
は、機能実現処理Ｂ２の実行を終了するとステップＣ２
に進み、リセット信号入力端子４にリセット信号を供給
し、ウォッチドッグ・タイマ１をリセットする。このリ
セット信号はカウンタ２にも供給され、リセット信号の
個数の計数が行われる。

上述のように、プロセッサは本来の機能実現処Ｆ］［Ｂ
１．ＢＺ　　・・・と、その前後にほぼ所定周期で挿入
されるウォッチドッグ・タイマのリセット処理ＣＩ、Ｃ
ｚ　　・・・を実行してゆき、最後の機能実現処理Ｂア
が終了すると、最初のステ・ノブＡに戻り、このステッ
プＡからステップＢ、、までの処理を繰り返す。。

従って、プロセッサの動作が正常であれば、このプロセ
ッサがほぼ所定周期で実行するウオ・ノチドソグ・タイ
マｌのリセット処理Ｃ１，Ｃ２・・・によって計数値の
オーバーフローは発生しない。

これに対して、ハードウェアの異常やプログラムの欠陥
などによってプロセッサの動作が暴走したり、ループ状
態に陥ったりすると、ウォッチドッグ・タイマ１のリセ
ット処理が所定期間以上にわたって行われなくなる。こ
の結果、ウオッチド・ノブ・タイマ１がオーバーフロー
し、出力端子７に異常通知信号が出力される。これと同
時に、カウンタ２の内容が表示回路３に表示される。

このプロセッサの利用者や保守者は、表示回路３の内容
を読取ることにより、プログラムのどの部分でそのよう
な異常が発生したかを知ることができる。

異常発生時にカウンタ２の内容を表示する表示回路３を
付加する構成を例示したが、これを常時表示する構成と
してもよい。あるいは、異常発生時のカウンタ２の内容
を単に保存するランチ回路を付加してもよいし、あるい
は異常発生以後はカウンタ２の内容を不変に保つ構成と
してもよい。

発明の効果 以上詳細に説明したように、本発明の動作監視回路は、
既存のウォッチドッグ・タイマに加えてこのウォッチド
ッグ・タイマに供給されるリセット信号の個数を計数し
、異常発生時の計数値を保存する回路を備える構成であ
るから、極めて簡易・安価な回路の付加により、異常発
生の有無だけでなくその異常がプログラムのどの箇所で
発生したかという履歴情報も提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるプロセ、７すの動作
監視回路の構成を示すブロック図、第２図は監視対象の
プロセッサの動作を例示するフローチャートである。 １・・ウォッチドッグ・タイマ、２・・カウンタ、３・
・表示回路、４．５・・リセット信号入力端子、６・・
クロック信号入力端子、７・・異常通知信号出力端子。

Claims (1)

1. 【特許請求の範囲】 監視対象のプロセッサが実行するプログラムによりほぼ
   所定周期でリセットされつつ所定周期のクロック信号の
   計数を続行し、計数値のオーバーフローによりプロセッ
   サの動作異常を通知するウォッチドッグ・タイマと、 このウォッチドッグ・タイマに供給されるリセット信号
   の個数を計数すると共にプロセッサの動作異常発生時の
   計数値を保存するリセット回数の計数・保存回路とを備
   えたことを特徴とするプロセッサの動作監視回路。