JPS60211550A - 監視タイマ - Google Patents
監視タイマInfo
- Publication number
- JPS60211550A JPS60211550A JP59068009A JP6800984A JPS60211550A JP S60211550 A JPS60211550 A JP S60211550A JP 59068009 A JP59068009 A JP 59068009A JP 6800984 A JP6800984 A JP 6800984A JP S60211550 A JPS60211550 A JP S60211550A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- counter
- programs
- value
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0715—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a system implementing multitasking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は情報処理装置における監視タイマに関する。
従来技術
従来、この種の監視タイマは、情報処理装置において動
作するプログラムの暴走または異常状態を検出するため
に設けられている。すなわち、プログラムで定期的に監
視タイマのリセットを行うことによシ、プログラムの正
常動作時には監視タイマのオーバフローは発生しない。
作するプログラムの暴走または異常状態を検出するため
に設けられている。すなわち、プログラムで定期的に監
視タイマのリセットを行うことによシ、プログラムの正
常動作時には監視タイマのオーバフローは発生しない。
またプログラムが異常になった場合には、監視タイマの
リセットが行なわれなくなるため監視タイマのオーバ７
０−が発生することによシブログラムの異常が検出され
るように構成されている。しかし情報処理装置に内蔵さ
れる監視タイマは１個であるため、監視タイマのリセッ
トは通常モニタプログラムが行っている。したがって、
モニタプログラム下で動作するプログラムに異常があっ
てもモニタプログラムが正常に動作していれば異常は検
出できないという欠点がある。特に制御装置を制御する
制御プログラムでは一般のプログラムとは異りモニタ下
で動作するプログラムも非常に重要なものであるが、モ
ニタプログラム以外その異常を検出できないという欠点
がある。また、監視タイマを複数個実装すれば前記欠点
は解除されるがコスト高となるという欠点がある。
リセットが行なわれなくなるため監視タイマのオーバ７
０−が発生することによシブログラムの異常が検出され
るように構成されている。しかし情報処理装置に内蔵さ
れる監視タイマは１個であるため、監視タイマのリセッ
トは通常モニタプログラムが行っている。したがって、
モニタプログラム下で動作するプログラムに異常があっ
てもモニタプログラムが正常に動作していれば異常は検
出できないという欠点がある。特に制御装置を制御する
制御プログラムでは一般のプログラムとは異りモニタ下
で動作するプログラムも非常に重要なものであるが、モ
ニタプログラム以外その異常を検出できないという欠点
がある。また、監視タイマを複数個実装すれば前記欠点
は解除されるがコスト高となるという欠点がある。
発明の目的
本発明の目的は、上記欠点を除去し、モニタプログラム
およびモニタプログラム下で動作する複数個のプログラ
ムのいずれかが異常となってもその異常を検出できるよ
うにした情報処理装置に内蔵される監視タイマを提供す
ることにある。
およびモニタプログラム下で動作する複数個のプログラ
ムのいずれかが異常となってもその異常を検出できるよ
うにした情報処理装置に内蔵される監視タイマを提供す
ることにある。
発明の構成
本発明のタイマは情報処理装置において動作するｎ個の
プログラムのそれぞれに対応して設けられプログラムに
よシ第１の値に設定できるｎ個の記憶手段と、該ｎ個の
記憶手段に接続され該ｎ個の記憶手段に記憶される値の
論理積をとる論理積手段と、該論理積手段に接続され一
定の間隔でカウントアツプし前記論理積手段の出方が前
記第１の値の時値がリセットされる計数手段と、該計数
手段゛に接続され前記計数手段がオーバフローした時エ
ラー表示を行うエラー表示手段と、前記論理積手段の出
力信号が第１の値を示す時前記ｎ個の記憶手段を第２の
値にリセットするリセット手段とを含むことを特徴とす
る。
プログラムのそれぞれに対応して設けられプログラムに
よシ第１の値に設定できるｎ個の記憶手段と、該ｎ個の
記憶手段に接続され該ｎ個の記憶手段に記憶される値の
論理積をとる論理積手段と、該論理積手段に接続され一
定の間隔でカウントアツプし前記論理積手段の出方が前
記第１の値の時値がリセットされる計数手段と、該計数
手段゛に接続され前記計数手段がオーバフローした時エ
ラー表示を行うエラー表示手段と、前記論理積手段の出
力信号が第１の値を示す時前記ｎ個の記憶手段を第２の
値にリセットするリセット手段とを含むことを特徴とす
る。
発明の実施例
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、本発明の一実施例は、５個のフリ
ップフロップ１０〜１４と、フリップフロップ１０から
１４の出方信号の論理積をとる論理積回路２０と、論理
積回路２ｏの出力信号″１”に応答してリセットされ一
定時間毎（本実施例では１０ｍ秒毎）に計数する８ビツ
トがら成るカウンタ３０と、カウンタ３ｏがオーバフロ
ーシタ時、すなわち、２．５６秒経過してもリセットさ
れない時エラー表示を行うエラー表示回路４ｏと、フリ
ップフロップ１０〜１４をソフトウェア命令にょリセッ
ト状態にするための信号線５０〜５４と、論理積回路２
０の出力“１“に応答して、フリップフロップ１０〜１
４をリセット状態にするための信号線６０とから構成さ
れている。
ップフロップ１０〜１４と、フリップフロップ１０から
１４の出方信号の論理積をとる論理積回路２０と、論理
積回路２ｏの出力信号″１”に応答してリセットされ一
定時間毎（本実施例では１０ｍ秒毎）に計数する８ビツ
トがら成るカウンタ３０と、カウンタ３ｏがオーバフロ
ーシタ時、すなわち、２．５６秒経過してもリセットさ
れない時エラー表示を行うエラー表示回路４ｏと、フリ
ップフロップ１０〜１４をソフトウェア命令にょリセッ
ト状態にするための信号線５０〜５４と、論理積回路２
０の出力“１“に応答して、フリップフロップ１０〜１
４をリセット状態にするための信号線６０とから構成さ
れている。
いま情報処理装置においてモニタプログラムが動作して
おシ、かつモニタプログラム下で４個のタスクプログラ
ム１〜４が動作している。モニタプログラムは定期的に
７リツプフロツプ１ｏを、タスクプログラム１〜４はそ
れぞれ定期的にフリップフロッグ１１〜１４をセットす
る。フリップフロップ１０〜１４のすべてがセット状態
となると論理積回路２０の出力信号が“１“となシカウ
ンタ３０がリセットされ新たに計数を開始するとともに
信号線６０によシフリップフロップ１０〜１４がリセッ
トされる。
おシ、かつモニタプログラム下で４個のタスクプログラ
ム１〜４が動作している。モニタプログラムは定期的に
７リツプフロツプ１ｏを、タスクプログラム１〜４はそ
れぞれ定期的にフリップフロッグ１１〜１４をセットす
る。フリップフロップ１０〜１４のすべてがセット状態
となると論理積回路２０の出力信号が“１“となシカウ
ンタ３０がリセットされ新たに計数を開始するとともに
信号線６０によシフリップフロップ１０〜１４がリセッ
トされる。
モニタプログラムおよびタスクプログラム１〜４がすべ
て正常に動作している場合前記動作が繰返されることに
よシカウンタ３０のオーバフローは発生し々い。
て正常に動作している場合前記動作が繰返されることに
よシカウンタ３０のオーバフローは発生し々い。
次、にモニタプログラムおよびタスクプログ２ム５−
１〜４のいずれかが異常となった場合、対応するフリッ
プ７四ツブ１０〜１４のいずれかがセットされなくなる
ため、論理積回路２ｏの出力信号は１″′とならずカウ
ンタ３０はリセットされない。
プ７四ツブ１０〜１４のいずれかがセットされなくなる
ため、論理積回路２ｏの出力信号は１″′とならずカウ
ンタ３０はリセットされない。
したがってカウンタ３０のオーバフローが発生しエラー
表示回路４０が駆動されエラー表示が行なわれる。
表示回路４０が駆動されエラー表示が行なわれる。
なお、本実施例では、５個の記憶手段を５個の７リツプ
フ四ツブ、論理積手段を論理積回路で実現しているが、
これらについては変形が可能である。例えば５個の記憶
手段として情報処理装置内の記憶装置内の５ビツトを割
当て、論理積手段をソフトウェアあるいはファームウェ
アで論理を組むことで実現することも可能である。す々
わちソフトウェアの論理で実現する場合、５個の記憶手
段としてモニタプログラム格納領駿内の５ビツトを割当
て、各プログラムはモニタプログラム内の監視タイマ管
理ルーチンを定期的にコールする。
フ四ツブ、論理積手段を論理積回路で実現しているが、
これらについては変形が可能である。例えば５個の記憶
手段として情報処理装置内の記憶装置内の５ビツトを割
当て、論理積手段をソフトウェアあるいはファームウェ
アで論理を組むことで実現することも可能である。す々
わちソフトウェアの論理で実現する場合、５個の記憶手
段としてモニタプログラム格納領駿内の５ビツトを割当
て、各プログラムはモニタプログラム内の監視タイマ管
理ルーチンを定期的にコールする。
該管理ルーチンはコール元に対応するビットを１“に設
定するとともに５ビツトすべてが１“６− か否かをチェックし、すべてが“１“の時カウンタをリ
セットすると同時に５ビツトを“０“にリセットし、す
べてが１“でない時はカウンタ及び５ビツトをリセット
しない。またファームウェアの論理で実現する場合、ソ
フトウェアで実現した場合と同様に５個の記憶手段をフ
ァームウェア領吠内に設け、監視タイマ管理ルーチンを
ファームウェアで実現し、各プログラムは該管理ルーチ
ンをコールする。
定するとともに５ビツトすべてが１“６− か否かをチェックし、すべてが“１“の時カウンタをリ
セットすると同時に５ビツトを“０“にリセットし、す
べてが１“でない時はカウンタ及び５ビツトをリセット
しない。またファームウェアの論理で実現する場合、ソ
フトウェアで実現した場合と同様に５個の記憶手段をフ
ァームウェア領吠内に設け、監視タイマ管理ルーチンを
ファームウェアで実現し、各プログラムは該管理ルーチ
ンをコールする。
発明の効果
本発明には監視タイマ内のカウンタのリセットを情報処
理装置内で動作するすべてのプログラムが正常に動作し
ている時行うよう構成することにより、いずれかのプロ
グラムの異常を検出できるという効果がある。
理装置内で動作するすべてのプログラムが正常に動作し
ている時行うよう構成することにより、いずれかのプロ
グラムの異常を検出できるという効果がある。
第１図は本発明の一実施例を示す図である。
第１図において、１０． １１． １２． １３゜１４
・・・・・・フリップフロップ、２０・・・・・・論理
積回路、３０・・・・・・カウンタ、４０・・・・・・
エラー表示回路、５０．５１，５２，５３，５４．６０
・・・・・・信号線。
・・・・・・フリップフロップ、２０・・・・・・論理
積回路、３０・・・・・・カウンタ、４０・・・・・・
エラー表示回路、５０．５１，５２，５３，５４．６０
・・・・・・信号線。
Claims (1)
- 【特許請求の範囲】 情報処理装置において動作するｎ個のプログラムのそれ
ぞれに対応して設けられプログラムによシ値を第１の値
に設定できるｎ個の記憶手段と。 該ｎ個の記憶手段に接続され該ｎ個の記憶手段に記憶さ
れる値の論理積をとる論理積手段と。 該論理積手段に接続され一定の間隔でカウントアツプし
前記論理積手段の出力が前記第１の値を示す時値がリセ
ットされる計数手段と。 該計数手段に接続され前記計数手段がオーバフローした
時エラー表示を行うエラー表示手段と。 前記論理積手段の出力信号が前記第１の値を示す時前記
ｎ個の記憶手段を第２の値にリセットするリセット手段
とを含むことを特徴とする監視タイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068009A JPS60211550A (ja) | 1984-04-05 | 1984-04-05 | 監視タイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068009A JPS60211550A (ja) | 1984-04-05 | 1984-04-05 | 監視タイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211550A true JPS60211550A (ja) | 1985-10-23 |
Family
ID=13361422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068009A Pending JPS60211550A (ja) | 1984-04-05 | 1984-04-05 | 監視タイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126342A (ja) * | 1988-11-07 | 1990-05-15 | Jidosha Kiki Co Ltd | マイクロコンピュータの暴走検出方法 |
-
1984
- 1984-04-05 JP JP59068009A patent/JPS60211550A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126342A (ja) * | 1988-11-07 | 1990-05-15 | Jidosha Kiki Co Ltd | マイクロコンピュータの暴走検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5868163A (ja) | システム障害検出方式 | |
| JPS60211550A (ja) | 監視タイマ | |
| JPS63163932A (ja) | 制御用計算機のシステム監視方式 | |
| JPS6115239A (ja) | プロセツサ診断方式 | |
| JPH01185742A (ja) | プログラム暴走検出回路 | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JPS6213697B2 (ja) | ||
| JPH0465410B2 (ja) | ||
| SU881753A1 (ru) | Устройство дл контрол процессора | |
| JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
| JPH04256037A (ja) | ユニット動作監視装置 | |
| JPH0196752A (ja) | マルチプロセッサ装置 | |
| JPS6343561Y2 (ja) | ||
| JPS6269327A (ja) | 自動回復方式 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPS62216048A (ja) | プロセツサの暴走検出方式 | |
| JPH01200441A (ja) | 複数プロセッサの相互監視方法 | |
| JPS58211268A (ja) | 多重プロセツサシステム | |
| JPS6363930B2 (ja) | ||
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPH01224848A (ja) | マルチプロセッシングシステム | |
| JPS63742A (ja) | パトロ−ルプライオリテイ制御方式 | |
| JPH04133162A (ja) | プロセッサの動作監視装置 | |
| JPH06149627A (ja) | 計算機システム監視装置 | |
| JPS6314237A (ja) | 情報処理装置 |