JPH03116245A - 命令性能測定装置 - Google Patents
命令性能測定装置Info
- Publication number
- JPH03116245A JPH03116245A JP1255002A JP25500289A JPH03116245A JP H03116245 A JPH03116245 A JP H03116245A JP 1255002 A JP1255002 A JP 1255002A JP 25500289 A JP25500289 A JP 25500289A JP H03116245 A JPH03116245 A JP H03116245A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cycle counter
- measurement
- measured
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 28
- 239000000284 extract Substances 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000013215 result calculation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、命令性能の測定装置に関し、特に論理シミュ
レータ上で実行される命令実行サイクル数を測定する命
令性能測定装置に関する。
レータ上で実行される命令実行サイクル数を測定する命
令性能測定装置に関する。
従来、命令性能を測定する方式として、対象ホスト計算
機の計時機構を用いて、被測定命令と環境設定命令及び
ダミー命令群をN回繰り返しその処理時間T□を求め、
次に環境設定命令及びダミー命令群のみをN回繰り返し
その処理時間T2を求め、この処理時間の差T2−T工
を前記Nで除して被測定命令の実行時間を求めるという
方法が提案されていた。なお、この種の技術としては、
例えば、特開昭58−56163号公報がある。
機の計時機構を用いて、被測定命令と環境設定命令及び
ダミー命令群をN回繰り返しその処理時間T□を求め、
次に環境設定命令及びダミー命令群のみをN回繰り返し
その処理時間T2を求め、この処理時間の差T2−T工
を前記Nで除して被測定命令の実行時間を求めるという
方法が提案されていた。なお、この種の技術としては、
例えば、特開昭58−56163号公報がある。
上記した従来技術は、対象となる実計算機上での命令性
能測定を対象としており、また測定対象命令の実行時間
に比してクロックの精度が悪いので、被測定命令を含む
命令列を数万〜数百万回ループ実行することにより、測
定精度を保障していた。
能測定を対象としており、また測定対象命令の実行時間
に比してクロックの精度が悪いので、被測定命令を含む
命令列を数万〜数百万回ループ実行することにより、測
定精度を保障していた。
ところで、論理シミュレーション段階で命令性能を測定
することが望まれているが、論理シミュレータの命令実
行性能は、実計算機に比して非常に遅いため、上記従来
技術をそのまま論理シミュレータでの命令性能測定に適
用した場合、その測定に莫大な時間が費やされるという
問題があった。
することが望まれているが、論理シミュレータの命令実
行性能は、実計算機に比して非常に遅いため、上記従来
技術をそのまま論理シミュレータでの命令性能測定に適
用した場合、その測定に莫大な時間が費やされるという
問題があった。
また、測定時間を短縮するために、測定ループ回数を減
らしたのでは、十分な測定精度が得られないという問題
があった。
らしたのでは、十分な測定精度が得られないという問題
があった。
本発明は、前記問題点を解決するためになされたもので
ある。
ある。
本発明の目的は、論理シミュレータ上で短時間にかつ十
分な精度で命令性能を測定する命令性能測定装置を提供
することにある。
分な精度で命令性能を測定する命令性能測定装置を提供
することにある。
上記目的を達成するために、
論理シミュレータ内の計時機構からクロック信号を抽出
し、所定タイミングにより、擬似ローカルストレージ内
に設けられているサイクルカウンタを+1づつ更新する
サイクルカウンタ機構を設ける。サイクルカウンタのカ
ウンタ値より被測定命令実行サイクル数を算出し、結果
を出力する測定結果算出/編集出力機構を設ける。
し、所定タイミングにより、擬似ローカルストレージ内
に設けられているサイクルカウンタを+1づつ更新する
サイクルカウンタ機構を設ける。サイクルカウンタのカ
ウンタ値より被測定命令実行サイクル数を算出し、結果
を出力する測定結果算出/編集出力機構を設ける。
〔作 用〕
被測定命令を含む命令列Aと、被測定命令を含まない命
令列Bが用意される。
令列Bが用意される。
診断命令が発行されると、サイクルカウンタ値を指定さ
れた領域に格納した後、命令ユニットをリセットしてか
らスタートさせ、サイクルカウンタ値をクリアして命令
列Aの実行サイクル数の測定を開始する。そして、診断
命令によってサイクルカウンタ値が指定された領域に格
納されて、命令列Aの実行サイクル数が測定される。
れた領域に格納した後、命令ユニットをリセットしてか
らスタートさせ、サイクルカウンタ値をクリアして命令
列Aの実行サイクル数の測定を開始する。そして、診断
命令によってサイクルカウンタ値が指定された領域に格
納されて、命令列Aの実行サイクル数が測定される。
命令列Bに対しても同様に実行サイクル数が測定される
。
。
命令列Aの実行サイクル数と命令列Bの実行サイクル数
の差から、測定すべき命令の実行サイクル数が求められ
る。
の差から、測定すべき命令の実行サイクル数が求められ
る。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全回において。
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
の説明は省略する。
第1図は1本発明の性能測定装置の一実施例のブロック
図であり、測定環境設定機構(120)は、測定対象デ
ータファイル(150)から測定対象データを読み出し
、擬似メモリ(100)に対して、命令列、レジスタデ
ータ、アドレス等を設定した後、論理シミュレータ(1
10)を起動する。サイクルカウンタ機構(130)は
、論理シミュレータ内の計時機構からクロック信号T0
を抽出し、所定タイミングにより、擬似ローカルストレ
ージ(101)内に設けられているサイクルカウンタ(
102)を+1づつ更新する。測定結果算出/編集出力
機構(140)は、サイクルカウンタ値より被測定命令
実行サイクル数を算出し、結果を編集し、プリンタ又は
結果ファイル又は端末コンソール(160)上に出力す
る。
図であり、測定環境設定機構(120)は、測定対象デ
ータファイル(150)から測定対象データを読み出し
、擬似メモリ(100)に対して、命令列、レジスタデ
ータ、アドレス等を設定した後、論理シミュレータ(1
10)を起動する。サイクルカウンタ機構(130)は
、論理シミュレータ内の計時機構からクロック信号T0
を抽出し、所定タイミングにより、擬似ローカルストレ
ージ(101)内に設けられているサイクルカウンタ(
102)を+1づつ更新する。測定結果算出/編集出力
機構(140)は、サイクルカウンタ値より被測定命令
実行サイクル数を算出し、結果を編集し、プリンタ又は
結果ファイル又は端末コンソール(160)上に出力す
る。
第2図は、本発明のサイクルカウンタ機構(130)の
処理手順を示しており、サイクルカウンタ(102)を
ゼロクリア(200) した後、論理シミュレータの計
時機構からクロック信号T0が抽出されたかどうか判定
しく210) T、が抽出された場合、サイクルカウン
タ(102)を′+1′更新する処理を繰り返す。
処理手順を示しており、サイクルカウンタ(102)を
ゼロクリア(200) した後、論理シミュレータの計
時機構からクロック信号T0が抽出されたかどうか判定
しく210) T、が抽出された場合、サイクルカウン
タ(102)を′+1′更新する処理を繰り返す。
第3図は、本発明の診断命令(DiAG命令)の処理手
順を示す。
順を示す。
この診断命令は、■データストア、■命令ユニット(工
U)をリセット、■命令ユニット(IU)をスタート、
■サイクルカウンタをクリア、する4ステツプを順次実
行する命令であり、まずサイクルカウンタ値を擬似メモ
リの命令発行時に指定された領域へ格納した後(300
) 、I Uリセット要求を行ない(310) 、 I
Uビジー及びストアビジーが全て無くなった事を確認
した後(320) 。
U)をリセット、■命令ユニット(IU)をスタート、
■サイクルカウンタをクリア、する4ステツプを順次実
行する命令であり、まずサイクルカウンタ値を擬似メモ
リの命令発行時に指定された領域へ格納した後(300
) 、I Uリセット要求を行ない(310) 、 I
Uビジー及びストアビジーが全て無くなった事を確認
した後(320) 。
IUスタート要求(330)を出し、サイクルカウンタ
値をゼロクリアする(340)。
値をゼロクリアする(340)。
第4a図、及び第4b図は、クロック信号T。
と診断命令(DiAG命令)の処理タイミングを示すタ
イミングチャートである。
イミングチャートである。
このタイミングチャートを用いて本発明の測定動作を説
明すると、先に説明したように診断命令Aによって、サ
イクルカウンタ値を指定された領域に格納した後(ステ
ップの)、命令ユニットをリセットして(ステップ■)
からスタートさせ(ステップ■)、サイクルカウンタ値
をクリアして(ステップ■)測定対象命令群を含む命令
群の実行サイクルの測定を開始する。診断命令Bによっ
てサイクルカウンタ値が指定された領域に格納されて(
ステップ■)、実行サイクルの測定が終了する。そして
以下、先のステップ■〜■が繰り返される。
明すると、先に説明したように診断命令Aによって、サ
イクルカウンタ値を指定された領域に格納した後(ステ
ップの)、命令ユニットをリセットして(ステップ■)
からスタートさせ(ステップ■)、サイクルカウンタ値
をクリアして(ステップ■)測定対象命令群を含む命令
群の実行サイクルの測定を開始する。診断命令Bによっ
てサイクルカウンタ値が指定された領域に格納されて(
ステップ■)、実行サイクルの測定が終了する。そして
以下、先のステップ■〜■が繰り返される。
なお、診断命令Aにおけるステップ■と診断命令Bおけ
るステップ■〜■は、前記した測定に際しては意味のな
いステップである。また、最初のダミー命令群の前に設
けられている初期設定とは、測定に際して必要なメモリ
、レジスタ等を初期設定することをいう。
るステップ■〜■は、前記した測定に際しては意味のな
いステップである。また、最初のダミー命令群の前に設
けられている初期設定とは、測定に際して必要なメモリ
、レジスタ等を初期設定することをいう。
第5図は、本発明による測定方法と測定結果算出式を示
したものである。
したものである。
命令列(A)は初期設定/ダミー命令群(510) 。
被測定命令群(520)及びダミー命令群を含むもので
あり、命令列(B)は、命令列(A)より被測定命令群
(520)を除いたものである。
あり、命令列(B)は、命令列(A)より被測定命令群
(520)を除いたものである。
診断命令(500,550)は、サイクルカウンタ値を
ゼロクリアし、診断命令(540,580)は、測定命
令列実行サイクル数(T s 、 Twt )をサイク
ルカウンタから読み出し、所定領域に格納する。
ゼロクリアし、診断命令(540,580)は、測定命
令列実行サイクル数(T s 、 Twt )をサイク
ルカウンタから読み出し、所定領域に格納する。
従って、測定すべき実行サイクル(590)は、命令列
(A)の実行サイクル数(−T s )から命令列(B
)の実行サイクル数(T、)を引いた値となる。
(A)の実行サイクル数(−T s )から命令列(B
)の実行サイクル数(T、)を引いた値となる。
以上、説明したように、本発明の測定装置によれば、以
下に記載されるような効果を奏する。
下に記載されるような効果を奏する。
■論理シミュレータ上での命令性能の測定が従来法に比
してループ実行を伴わないから、高速に実行できる。
してループ実行を伴わないから、高速に実行できる。
■また命令の実行サイクル数が高精度に測定できる。
■複数命令による組合せ命令の性能測定が可能であり、
論理シミュレーション段階で、性能オーバヘッドの測定
ができる。
論理シミュレーション段階で、性能オーバヘッドの測定
ができる。
■製品開発早期段階で製品の性能把握及び性能不良の連
出が可能となる。
出が可能となる。
第1図は、本発明の性能測定装置の一実施例のブロック
図、 第2図は、本発明のサイクルカウンタ機構の処理手順を
示す図、 第3図は、本発明の診断命令(D i AG命令)の処
理手順を示す図、 第4a図、及び第4b図は、クロック信号T0と診断命
令(DiAG命令)の処理タイミングを示すタイミング
チャート、 第5図は9本発明の測定方法と測定結果算出式を示す図
である。 図中、100・・・擬似メモリ、101・・・擬似ロー
カルストレージ、102・・・サイクルカウンタ、11
0・・・論理シミュレータ、120・・・測定環境設定
機構、130・・・サイクルカウンタ機構、140・・
・測定結果算出/編集出力機構。
図、 第2図は、本発明のサイクルカウンタ機構の処理手順を
示す図、 第3図は、本発明の診断命令(D i AG命令)の処
理手順を示す図、 第4a図、及び第4b図は、クロック信号T0と診断命
令(DiAG命令)の処理タイミングを示すタイミング
チャート、 第5図は9本発明の測定方法と測定結果算出式を示す図
である。 図中、100・・・擬似メモリ、101・・・擬似ロー
カルストレージ、102・・・サイクルカウンタ、11
0・・・論理シミュレータ、120・・・測定環境設定
機構、130・・・サイクルカウンタ機構、140・・
・測定結果算出/編集出力機構。
Claims (1)
- 1、論理シミュレータ上で命令性能を測定する装置にお
いて、被測定命令を含む命令列の実行サイクル数と前記
被測定命令を含まない命令列の実行サイクル数とをカウ
ントするカウント手段と、前記カウント手段から前記被
測定命令の実行サイクル数を算出する手段とを設けたこ
とを特徴とする命令性能測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1255002A JPH03116245A (ja) | 1989-09-28 | 1989-09-28 | 命令性能測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1255002A JPH03116245A (ja) | 1989-09-28 | 1989-09-28 | 命令性能測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03116245A true JPH03116245A (ja) | 1991-05-17 |
Family
ID=17272838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1255002A Pending JPH03116245A (ja) | 1989-09-28 | 1989-09-28 | 命令性能測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03116245A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013069174A (ja) * | 2011-09-22 | 2013-04-18 | Fujitsu Semiconductor Ltd | 協調検証方法及び協調検証装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856163A (ja) * | 1981-09-30 | 1983-04-02 | Fujitsu Ltd | 命令実行時間の測定方法 |
JPS62239247A (ja) * | 1986-04-10 | 1987-10-20 | Mitsubishi Electric Corp | 電子計算機 |
-
1989
- 1989-09-28 JP JP1255002A patent/JPH03116245A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856163A (ja) * | 1981-09-30 | 1983-04-02 | Fujitsu Ltd | 命令実行時間の測定方法 |
JPS62239247A (ja) * | 1986-04-10 | 1987-10-20 | Mitsubishi Electric Corp | 電子計算機 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013069174A (ja) * | 2011-09-22 | 2013-04-18 | Fujitsu Semiconductor Ltd | 協調検証方法及び協調検証装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4590581A (en) | Method and apparatus for modeling systems of complex circuits | |
US6804636B2 (en) | Control program development support apparatus | |
JPH0458072B2 (ja) | ||
US5845064A (en) | Method for testing and verification of a CPU using a reference model | |
KR20000029237A (ko) | 반도체 집적 회로 평가 시스템 | |
US5193068A (en) | Method of inducing off-circuit behavior in a physical model | |
JP2001282327A (ja) | シミュレーションシステム及びシミュレータ並びに管理サーバ及び記録媒体 | |
JPH03116245A (ja) | 命令性能測定装置 | |
JPS59154374A (ja) | 論理シミユレ−シヨンの結果記録方式 | |
JP3052263B2 (ja) | 論理検証充分性評価方法およびそのためのシステム | |
JP3214459B2 (ja) | シミュレーション方法及び装置 | |
EP0150258A2 (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
JPH0283473A (ja) | Ic試験装置 | |
JPS5819911A (ja) | 圧延模擬信号発生装置 | |
JPH0821043B2 (ja) | シミュレーション方法 | |
JPH0498366A (ja) | 論理シミュレーション方法 | |
JPH01229328A (ja) | 擬似タイマ制御方式 | |
JPH01158508A (ja) | 直接ディジタル制御のロジック検証方法 | |
JPH0535909B2 (ja) | ||
JPS6189572A (ja) | デジタルパタ−ンテスタ | |
JPH11203160A (ja) | データ処理装置の試験方法 | |
JPH1027113A (ja) | ファームウェア開発支援方法および装置 | |
JPH0290243A (ja) | マイクロプログラム論理検証方式 | |
JPH05281294A (ja) | ハードウェア網羅率測定回路 | |
JPH02230436A (ja) | プログラム実行時間計測方法とその装置 |