JPS5856163A - 命令実行時間の測定方法 - Google Patents
命令実行時間の測定方法Info
- Publication number
- JPS5856163A JPS5856163A JP56155086A JP15508681A JPS5856163A JP S5856163 A JPS5856163 A JP S5856163A JP 56155086 A JP56155086 A JP 56155086A JP 15508681 A JP15508681 A JP 15508681A JP S5856163 A JPS5856163 A JP S5856163A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- time
- execution
- measured
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は命令実行時間の測定方法、特に計算機内で実行
される命令の1つ1つについてその実行時間を測定する
方法に関する。
される命令の1つ1つについてその実行時間を測定する
方法に関する。
計算機は多種多数の命令によって動作する。この場合、
各命令がどの位の時間をかけて実行されるかを知ること
がしばしば要求される。システムの性能判定に重要な因
子の1つとなるからである。
各命令がどの位の時間をかけて実行されるかを知ること
がしばしば要求される。システムの性能判定に重要な因
子の1つとなるからである。
通常、これらの命令実行時間は設計段階で大体の見当が
つけられている。然し、正確にこれら命令実行時間を測
定することは容品ではない。
つけられている。然し、正確にこれら命令実行時間を測
定することは容品ではない。
従来、計時機構を備えた計算機において命令実行時間を
測定する場合、ある被測定命令の実行開始時に8TCK
(ストア・クロック)という命令を実行し、この時の時
刻t、を読み取り、諌被測定命令の終了時に再び命令8
TCKを実行し、この時の時刻t、を読み取る。そうす
ると、(t2−t、)がその被測定命令の実行時間とい
うことになる。然しこの従来の方法は、その被測定命令
の実行時間が相当に長くない限り精度が劣る。なぜなら
、(1,−1,)の中に、不要な命令8TCKO実行時
間まで包含してしまうからである。
測定する場合、ある被測定命令の実行開始時に8TCK
(ストア・クロック)という命令を実行し、この時の時
刻t、を読み取り、諌被測定命令の終了時に再び命令8
TCKを実行し、この時の時刻t、を読み取る。そうす
ると、(t2−t、)がその被測定命令の実行時間とい
うことになる。然しこの従来の方法は、その被測定命令
の実行時間が相当に長くない限り精度が劣る。なぜなら
、(1,−1,)の中に、不要な命令8TCKO実行時
間まで包含してしまうからである。
この丸め、このような命令5TCKの実行時間を見かけ
上零にするため、被測定命令を例えば100万回繰り返
し実行して、前述した時間(1,−1,)相当の時間を
測定し、その時間を前記100万で除して1命令の実行
時間を測定するという提案がなされ丸、ところが、この
提案によると、前記100万回の繰返し実行に到達する
ための分岐命令の実行時間が再び不要時間として含まれ
てしまい、結局正確な命令実行時間の測定が実現されな
かった。
上零にするため、被測定命令を例えば100万回繰り返
し実行して、前述した時間(1,−1,)相当の時間を
測定し、その時間を前記100万で除して1命令の実行
時間を測定するという提案がなされ丸、ところが、この
提案によると、前記100万回の繰返し実行に到達する
ための分岐命令の実行時間が再び不要時間として含まれ
てしまい、結局正確な命令実行時間の測定が実現されな
かった。
従って本発明の目的は、従来に比して精度の高い測定が
行な見る、命令実行時間の測定方法を提案することであ
る。
行な見る、命令実行時間の測定方法を提案することであ
る。
上記目的に従い本発明は、計時機構を有する計算機にお
いて、 命令実行時間を測定すべき禎測宮命令と所定の環境設定
命令とこれら2つの命令を回数Nだけ繰シ返し実行させ
る分岐命令とからなる第1チエツクルーチンを設定し、
そのルーチン実行の開始時刻T1および終了時刻T・1
を計時する第1工程と、前記所定の環境設定命令とこの
命令を前記所定の回数Nだけ繰り返し実行させる前記分
岐命令とからなる第2チエツクルーチンを設定し、その
ルーチン実行の開始時刻TI2および終了時刻Te2を
計時する第2工鵬と、 つの前記被測定命令の実行時間tを得る第3工程、とか
らなることを特徴とするものである。
いて、 命令実行時間を測定すべき禎測宮命令と所定の環境設定
命令とこれら2つの命令を回数Nだけ繰シ返し実行させ
る分岐命令とからなる第1チエツクルーチンを設定し、
そのルーチン実行の開始時刻T1および終了時刻T・1
を計時する第1工程と、前記所定の環境設定命令とこの
命令を前記所定の回数Nだけ繰り返し実行させる前記分
岐命令とからなる第2チエツクルーチンを設定し、その
ルーチン実行の開始時刻TI2および終了時刻Te2を
計時する第2工鵬と、 つの前記被測定命令の実行時間tを得る第3工程、とか
らなることを特徴とするものである。
以下図面に従って本発明を説明する。
第1A図は本発明に係る第1チ、ツクルーチンを図解的
に説明するための図であり、第1B図は本発明に係る第
2チエツクルーチンを図解的に説明するための図である
。第1人因に示す第1チエツクルーチンでは、命令実行
時間を測定すべき被測定命令と引続く環境設定命令とが
対になっており、これらの命令の対が、N回、分岐命令
によって繰り返し実行される。この第1チエツクルーチ
ンの実行開始時刻Ts1および終了時刻Te1が、轟該
計算機に内蔵された計時機構により読取られる。
に説明するための図であり、第1B図は本発明に係る第
2チエツクルーチンを図解的に説明するための図である
。第1人因に示す第1チエツクルーチンでは、命令実行
時間を測定すべき被測定命令と引続く環境設定命令とが
対になっており、これらの命令の対が、N回、分岐命令
によって繰り返し実行される。この第1チエツクルーチ
ンの実行開始時刻Ts1および終了時刻Te1が、轟該
計算機に内蔵された計時機構により読取られる。
そうすると、第1チエツクルーチンの実行時間は(To
l−Tsl) テ与えられる。
l−Tsl) テ与えられる。
次に第1B図に示す第2チエツクルーチンで社、()を
付した被測定命令を除いて、前 述と同様の環境設定命令とN回の分岐命令を実行し、前
記計時機構により、該ルーチンの実行開始時刻Tlfお
よび終了時刻−2を読堰る。そうすると、第1チエツク
ルーチンの実行時間は(Tex −Te2 )で与えら
れる。
付した被測定命令を除いて、前 述と同様の環境設定命令とN回の分岐命令を実行し、前
記計時機構により、該ルーチンの実行開始時刻Tlfお
よび終了時刻−2を読堰る。そうすると、第1チエツク
ルーチンの実行時間は(Tex −Te2 )で与えら
れる。
ここで前記実行時間(Te1−Tsl) および(TI
!−Tam)についてみると、 (TI 1−TI) > (Tex−Tst )である
、このような大小関係が生じたのは、第1B図の第2チ
、ツクルーチンで、被測定命令のN回の実行を排除した
からである。このことから、被測定命令をN11実行す
るに要した時間は((TI 1−Tl 1 )−(Te
x−Tst ) )であることが判明し、さらに1つの
被測定命令を実行するに要した時間tは、これをNで除
して求められる(tx((Te1−T1)−(Tex−
Tax))XN)@かくして従来の方法における不都金
、すなわち既述した、命令5TCKに要した時間の混入
、ならびに分岐命令に要した時間の混入が避けられる。
!−Tam)についてみると、 (TI 1−TI) > (Tex−Tst )である
、このような大小関係が生じたのは、第1B図の第2チ
、ツクルーチンで、被測定命令のN回の実行を排除した
からである。このことから、被測定命令をN11実行す
るに要した時間は((TI 1−Tl 1 )−(Te
x−Tst ) )であることが判明し、さらに1つの
被測定命令を実行するに要した時間tは、これをNで除
して求められる(tx((Te1−T1)−(Tex−
Tax))XN)@かくして従来の方法における不都金
、すなわち既述した、命令5TCKに要した時間の混入
、ならびに分岐命令に要した時間の混入が避けられる。
前記命令5TCKに要した時間の混入が防げたのは、w
I、1および第2チエツクルーチンで同一命令8TCK
(時刻読取り)を行なうことにより両者を相殺できるか
らである。又、前記分岐命令に要した時間の混入が防げ
たのは、環境設定命令を導入したからであり、この命令
はいわばダミー命令とも考えられる。前記分岐命令に要
した時間は、被測定命令を組み入れた第1チエツクルー
チンの実行時間と被一定命令を組み入れない第2チ、ツ
クルーチンの実行時間との差をとれば、相殺される。
I、1および第2チエツクルーチンで同一命令8TCK
(時刻読取り)を行なうことにより両者を相殺できるか
らである。又、前記分岐命令に要した時間の混入が防げ
たのは、環境設定命令を導入したからであり、この命令
はいわばダミー命令とも考えられる。前記分岐命令に要
した時間は、被測定命令を組み入れた第1チエツクルー
チンの実行時間と被一定命令を組み入れない第2チ、ツ
クルーチンの実行時間との差をとれば、相殺される。
前記所定の回数N1すなわち分岐回数は原理的に1でも
構わないが、時刻読取り命令の実行だけでも声Sオーダ
の時間を費やしてしまうので、n8オーダの測定時間を
問題とする本発明にあっては、例えば被測定命令(およ
び環境設定命令)を100万回程度繰シ返し実行し時間
的なバランスをとるのが望ましい、100万回実行し九
としても、チェックルーチンの一巡は高々数秒以内で終
了する。
構わないが、時刻読取り命令の実行だけでも声Sオーダ
の時間を費やしてしまうので、n8オーダの測定時間を
問題とする本発明にあっては、例えば被測定命令(およ
び環境設定命令)を100万回程度繰シ返し実行し時間
的なバランスをとるのが望ましい、100万回実行し九
としても、チェックルーチンの一巡は高々数秒以内で終
了する。
第2人図および第2B図は本発明の測定方法を実施した
第1例を図解的に示す図である。被測定命令としては人
(人DD命令)を対象とする。動作は次のとお如である
。
第1例を図解的に示す図である。被測定命令としては人
(人DD命令)を対象とする。動作は次のとお如である
。
■ GR1sに繰り返しの回数Nを置く(図中の・・・
■参照、以下同様)、Lはl、and O意味であり、
15は汎用レジスタの意味であシ、Fは14進でという
意味である。なお前記のGR15は汎用レジスタからな
るカウンタを意味する。
■参照、以下同様)、Lはl、and O意味であり、
15は汎用レジスタの意味であシ、Fは14進でという
意味である。なお前記のGR15は汎用レジスタからな
るカウンタを意味する。
■ チェックルーチンの実行開始時刻を命令8TCKに
よシ読取る。
よシ読取る。
■ ADD命令はレジスタ4のデータとメモリ内のデー
タ1(ム01)とを加算する。被加算データはレジスタ
4にTo)演算結果は再びレジスタ4に戻される。これ
が前記被測定命令の実行の具体例である。
タ1(ム01)とを加算する。被加算データはレジスタ
4にTo)演算結果は再びレジスタ4に戻される。これ
が前記被測定命令の実行の具体例である。
■ DBは割算命令を意味し、
■ N0PRは何もしないことを意味する。これら■お
よび■は前記環境設定命令であり、いわばダミー命令で
ある。従って、どのような命令を置いて本構わない、こ
の第1例では、ベクトルプロセッナを用いたパイプライ
ン処場を想定してbるので、パイプラインのつま抄を無
くす丸め、なるべく処理時間のかかる命令を選択しただ
けである。なお、図中、■、■欄の8、!、0はレジス
タを意味している。
よび■は前記環境設定命令であり、いわばダミー命令で
ある。従って、どのような命令を置いて本構わない、こ
の第1例では、ベクトルプロセッナを用いたパイプライ
ン処場を想定してbるので、パイプラインのつま抄を無
くす丸め、なるべく処理時間のかかる命令を選択しただ
けである。なお、図中、■、■欄の8、!、0はレジス
タを意味している。
■ ここで前記の分岐命◆BCTが行なわれ、レジスタ
15にストアにされ九回数Nだけ■1■■のステップを
繰シ返し実行する。
15にストアにされ九回数Nだけ■1■■のステップを
繰シ返し実行する。
■ チェックルーチンの実行終了時刻を命令8TCKに
よシ読取る。
よシ読取る。
第2B図は第2チエツクルーチンであり、第2人図の禎
測定命令囚が実行対象から外され丸だけで、各ステップ
■〜■の内容は第2λ図の第1チエツクルーチンの場合
と変らない。
測定命令囚が実行対象から外され丸だけで、各ステップ
■〜■の内容は第2λ図の第1チエツクルーチンの場合
と変らない。
第3Alelおよび第3B図は本発明の測定方法を実施
した第2例を図解的に示す図で6る。第5A図が嬉1チ
xFクルーチン、第3B図が杭2チ凰yクルーテンであ
ることについては前述のとおりであに、基本的には何ら
変わるところはない、九だし、被測定命令がEd目命令
EDである点が異なる。こ○E旧」命令EDはあるパタ
ーンがあって、あるツースがあるとき、このソースをみ
ながら編集をかけていくという性質の命令であり、1園
命令が実行されるごとにそのパターンは全く変わったも
のとなってしまう、このようにパターンがくるくる変わ
って行くものに対して命令実行時間を測定しても意味が
なくなる。そこでこの種の命令EDを対象とする場合に
は、パターンを戻して再設定し直すことが必要である。
した第2例を図解的に示す図で6る。第5A図が嬉1チ
xFクルーチン、第3B図が杭2チ凰yクルーテンであ
ることについては前述のとおりであに、基本的には何ら
変わるところはない、九だし、被測定命令がEd目命令
EDである点が異なる。こ○E旧」命令EDはあるパタ
ーンがあって、あるツースがあるとき、このソースをみ
ながら編集をかけていくという性質の命令であり、1園
命令が実行されるごとにそのパターンは全く変わったも
のとなってしまう、このようにパターンがくるくる変わ
って行くものに対して命令実行時間を測定しても意味が
なくなる。そこでこの種の命令EDを対象とする場合に
は、パターンを戻して再設定し直すことが必要である。
このため、環境設定命令の中にムーブ命令M M Cを
導入し、元のパターン(オペランド0P1)に戻すとい
う操作ヲ加える。OPlの(8)は8バイトを意味する
。又、opzは第2オペランドであり、編集される藺の
元のパターンであって、メモリに一旦スドア畜れるぺ自
パターンを意味する。前記命令MVCはこのメモリ内の
パターンOP2を、尤のパターンOP1として再読出し
することを役目とする。
導入し、元のパターン(オペランド0P1)に戻すとい
う操作ヲ加える。OPlの(8)は8バイトを意味する
。又、opzは第2オペランドであり、編集される藺の
元のパターンであって、メモリに一旦スドア畜れるぺ自
パターンを意味する。前記命令MVCはこのメモリ内の
パターンOP2を、尤のパターンOP1として再読出し
することを役目とする。
以上説明したように本発明によれば、従来法に比して高
精度に1命令の実行時間を測定することができる。又、
本発明の測定方法はプログラム化が容易なので、測定結
果をIloに出力できるし、必要であれば、期惨値との
差も求怜−られる。さらに又、本発明は相殺方式をベー
スにしているので、グイナ建ツクメモリのりフレッ71
に要する時間(普通数10p8に1回メモリの書直しを
定期的に行なう)が混入しても第1および第2チmlク
ルーチン間で相殺され、被測定命令の実行時間の精度に
゛何ら悪影響を及ぼさない。
精度に1命令の実行時間を測定することができる。又、
本発明の測定方法はプログラム化が容易なので、測定結
果をIloに出力できるし、必要であれば、期惨値との
差も求怜−られる。さらに又、本発明は相殺方式をベー
スにしているので、グイナ建ツクメモリのりフレッ71
に要する時間(普通数10p8に1回メモリの書直しを
定期的に行なう)が混入しても第1および第2チmlク
ルーチン間で相殺され、被測定命令の実行時間の精度に
゛何ら悪影響を及ぼさない。
第1A図は本発明に係る第1チ、ツクルーチンを図解的
に説明するための図、 第1B図は本発明に係る第2チエツクルーチンを図解的
に説明するための図、 第2ム図および第2B図は本弛明の測定方法を集確した
第1例を図解的に示す図、 第暴人図および第5B図は本発明の測定方法を実施し九
第2例を図解的に示す図である。 ’l’「1Tl・・・チェックルーチンの実行開始時刻
Te1.T@ffi・・・チェックルーチンの実行終了
時刻N ・・・・・・分岐命令の繰抄返し数8TCK
・・・時刻読取り命令 特許出願人 富士通株式金社 特許出願代覇人 弁理士 青 木 朗 弁理士 両 舘 和 之 弁理士内田幸男 弁理士 山 口 昭 之 第1A蘭 時刻読取り −−−Ts+ 準1B面 ! 2A v!!J 第28習 第3A面 l1ls 381!l 5TCに Tez
に説明するための図、 第1B図は本発明に係る第2チエツクルーチンを図解的
に説明するための図、 第2ム図および第2B図は本弛明の測定方法を集確した
第1例を図解的に示す図、 第暴人図および第5B図は本発明の測定方法を実施し九
第2例を図解的に示す図である。 ’l’「1Tl・・・チェックルーチンの実行開始時刻
Te1.T@ffi・・・チェックルーチンの実行終了
時刻N ・・・・・・分岐命令の繰抄返し数8TCK
・・・時刻読取り命令 特許出願人 富士通株式金社 特許出願代覇人 弁理士 青 木 朗 弁理士 両 舘 和 之 弁理士内田幸男 弁理士 山 口 昭 之 第1A蘭 時刻読取り −−−Ts+ 準1B面 ! 2A v!!J 第28習 第3A面 l1ls 381!l 5TCに Tez
Claims (1)
- 【特許請求の範囲】 t 計時機構を有する計算機において、命令実行時間を
測定すべき被測定命令と所定の環境設定命令とこれら2
つの命令を所定の回数Nだけ繰り返し実行させる分岐命
令とからなる第1チエツクルーチンを設定し、そのルー
チン実行の開始時刻T1および終了時刻Te1を計時す
る第1工程と、 前記所定の環境設定命令とこの命令を前記所定の回数N
だけ繰シ返し実行させる前記分岐命令とからなる第2チ
エツクルーチンを設定し、そのルーチン実行OS始時刻
Tl12および終了時刻Te2を計時する第2工福と、 1つの前記被測定命令の実行時間tを得る第5工程、と
からなることを特徴とする命令実行時間の測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56155086A JPS5856163A (ja) | 1981-09-30 | 1981-09-30 | 命令実行時間の測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56155086A JPS5856163A (ja) | 1981-09-30 | 1981-09-30 | 命令実行時間の測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5856163A true JPS5856163A (ja) | 1983-04-02 |
JPS642980B2 JPS642980B2 (ja) | 1989-01-19 |
Family
ID=15598340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56155086A Granted JPS5856163A (ja) | 1981-09-30 | 1981-09-30 | 命令実行時間の測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5856163A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6365543A (ja) * | 1986-09-08 | 1988-03-24 | Hitachi Ltd | 命令性能の測定方式 |
JPH0394341A (ja) * | 1989-09-07 | 1991-04-19 | Furuno Electric Co Ltd | タイマ装置 |
JPH03116245A (ja) * | 1989-09-28 | 1991-05-17 | Hitachi Ltd | 命令性能測定装置 |
JP2012064146A (ja) * | 2010-09-17 | 2012-03-29 | Ntt Docomo Inc | 負荷量推定システム、負荷量推定方法、及び負荷量推定プログラム、並びに、負荷係数生成システム、負荷係数生成方法、及び負荷係数生成プログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816356A (ja) * | 1981-07-20 | 1983-01-31 | Nec Corp | コンピユ−タインストラクシヨン実行時間測定装置 |
-
1981
- 1981-09-30 JP JP56155086A patent/JPS5856163A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816356A (ja) * | 1981-07-20 | 1983-01-31 | Nec Corp | コンピユ−タインストラクシヨン実行時間測定装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6365543A (ja) * | 1986-09-08 | 1988-03-24 | Hitachi Ltd | 命令性能の測定方式 |
JPH0394341A (ja) * | 1989-09-07 | 1991-04-19 | Furuno Electric Co Ltd | タイマ装置 |
JPH0529937B2 (ja) * | 1989-09-07 | 1993-05-06 | Furuno Electric Co | |
JPH03116245A (ja) * | 1989-09-28 | 1991-05-17 | Hitachi Ltd | 命令性能測定装置 |
JP2012064146A (ja) * | 2010-09-17 | 2012-03-29 | Ntt Docomo Inc | 負荷量推定システム、負荷量推定方法、及び負荷量推定プログラム、並びに、負荷係数生成システム、負荷係数生成方法、及び負荷係数生成プログラム |
Also Published As
Publication number | Publication date |
---|---|
JPS642980B2 (ja) | 1989-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5715438A (en) | System and method for providing time base adjustment | |
JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
US5696942A (en) | Cycle-based event-driven simulator for hardware designs | |
US20050268264A1 (en) | Apparatus and method for calculating crosstalk | |
US6845341B2 (en) | Method and mechanism for improved performance analysis in transaction level models | |
US5771375A (en) | Automatic delay adjustment for static timing analysis using clock edge identification and half cycle paths | |
JPS5856163A (ja) | 命令実行時間の測定方法 | |
JPH04233040A (ja) | コンピュータプログラム実行シミュレーションシステム | |
US7606694B1 (en) | Framework for cycle accurate simulation | |
US7085976B1 (en) | Method and apparatus for hardware co-simulation clocking | |
JP2778547B2 (ja) | デジタル信号処理回路シミュレーション装置 | |
US6336191B1 (en) | Method and system for clock compensation in instruction level tracing in a symmetrical multi-processing system | |
Ascia et al. | An Instruction‐Level Power Analysis Model with Data Dependency | |
JP3214459B2 (ja) | シミュレーション方法及び装置 | |
CA1212770A (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
US6339751B1 (en) | Circuit design support apparatus and a method | |
CN117033113B (zh) | 一种信号延迟的控制电路和方法 | |
CN109426503A (zh) | 提供仿真激励的方法及装置 | |
US6882952B1 (en) | System and method for measuring bus frequency | |
CN105760607A (zh) | 基于令牌桶的模拟总线有效带宽的仿真组件及方法 | |
JPH0875876A (ja) | 時間a/d変換装置 | |
JPH0296848A (ja) | 命令の実行時間測定方法 | |
JPS6248866B2 (ja) | ||
CN109933472A (zh) | 微处理器体系结构级软错误易感性评估方法 | |
RU2160919C1 (ru) | Устройство для контроля параметров |