JPS5816356A - コンピユ−タインストラクシヨン実行時間測定装置 - Google Patents

コンピユ−タインストラクシヨン実行時間測定装置

Info

Publication number
JPS5816356A
JPS5816356A JP56113361A JP11336181A JPS5816356A JP S5816356 A JPS5816356 A JP S5816356A JP 56113361 A JP56113361 A JP 56113361A JP 11336181 A JP11336181 A JP 11336181A JP S5816356 A JPS5816356 A JP S5816356A
Authority
JP
Japan
Prior art keywords
instruction
execution time
program
measured
specimen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56113361A
Other languages
English (en)
Other versions
JPS6248866B2 (ja
Inventor
Tsutomu Kubota
勉 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56113361A priority Critical patent/JPS5816356A/ja
Publication of JPS5816356A publication Critical patent/JPS5816356A/ja
Publication of JPS6248866B2 publication Critical patent/JPS6248866B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、コyピ、−タインストラクシ、ン実行曜間測
定装置、特にコンビ、−夕のインストラクシ、ンにより
制御され、かつ正確な動作を行うことが必1!&自動制
御システムやセンサー等と組合せて使用し、これらを忠
実に動作させることが必要なコンビ、−夕のインストラ
クション実行時間の測定を自動的に行うことができるイ
ンストラクション実行時間測定装置に関する。
従来、コンピュータのインストラクション実行時間を測
定する方法としては次の2つが知られている。
第1の方法は、被測定インストラクションを繰り返して
実行するプログラムと、このプログラムから被測定イン
ストラクションのみt除hcプ璽グラムと會用意し、こ
の2つのプログラムラ供試体コンビ、−夕に別々に実行
させ、両プログラムの実行時間tストップウォッチ等の
時間計測器を用いて計測し、両プUグラムの実行時間の
II管求め、これを繰返し実行回数で割ることにより被
測定インストラクションの実行時間を算出するものであ
る。この方法によると、ストップウォッチによる手動測
定が可能であるが、測定誤差を小さくするためにプログ
ラムの繰返し実行回数tふやす必要があり、また@数を
ふやして精度を上げようとしてもコンビ、−夕のインス
トラクションの種類は一般に数十から百数十程度あるた
め、これらの全インストラクションについて測定する#
Cは所要時間がそれだけふえてしまうという欠点がある
第2の方法は第1の方法で述べた2つのプログラムをそ
れぞれ供試体コンピュータで実行させ、供試体コンピュ
ータ内部のインターバルタイマ(内部時計)IIcよ多
実行時間を求める方法である。
この第2の方法によれば、インストラクション実行時間
の自動測定が可能となるが、通常、コンビ1−夕のイン
ターバルタイマの基準となるクロックはインストラタシ
、yt−実行させるためのりはツタと共通のり闘ツクを
使用しているためにり鴛、りに誤差が発生すると、その
誤差がそのままインストラクションの実行時間および測
定の基準と表るインターバルタイマの両方に影響を与え
、測定精度が下がるという欠点がある。
本発明の目的は上記欠点を除去し、被測定イン測定がで
きるコンビュータイ/ストラクシ、ン実行時間測定装置
金提供することにある。
本発明の=ンビュータインストラクション実行時間測定
装置は、被測定インストラクションを含まないプログラ
ムと被測定インストラクションを含i) プログラムと
から構成される供試体コンビ。
−夕のプログラム′lk:測定用コンビ、−夕かbe試
試用用コンピュータ0−ドし、前記測定用コンビ、−夕
円の測定用プログラムと前記供試体コンビ1−夕のプロ
グラムと會同期をと!1kから実行し、前記被側定イン
ストラクション會含まないプ寵グラムと被測定インスト
ラクシ、yを含むプログラムの両プログラムの実行時間
を測定し、得られた両プ■グラムの実行時間の差と実行
目数から被測定インストラクシ、yの実行時間を算出し
、前記供試体;ンビ、−タのインストラタシ、yの実行
゛降閲の自動測定を行ない、任意実行回数あた)の実行
時間をもとめることができるようにしたこと1−特徴と
する。
次に本発明の一実施例について図面を参照して説明する
。第1図は本発明の一実施例金示すブロック図、tlc
z図は第1図の実施例で使用する、供試体コンビーータ
および測定用コンピュータのプログラムを示すフローチ
ャートである。iii定用コンヒ、−夕1は通信用イン
タフェース3、および通信回線4を介して供試体コンビ
ーータ2へ、供試体用コンピータのプログラム22e0
1’−する。こ、のロード命令は測定用コンビ、−夕の
プロおよび汎用の計測器バス12t−介してユニバーサ
ルカウンタ9へ動作モード設定およびイニシアライズ2
12を行う0次に、測定用コンピュータ1は通信用イン
タフェース3および通信回線4を介して供試体:1yピ
ユータ2ヘユニバーサルカウンタ9の動作モード設電お
よびイニクアライズ完了を知らせる同期コードの出力2
13を行い、この)U 同期コードの入力22(1行りた供試体コンピュー#2
d第1の試験用プログラム221の実行を開始する。
被測定インストラクションのセット2211t−行った
のモ、供試体コンビ、−夕20カウンタに初期値100
0Gのセラ)2212を行つ0次にユニバーサルカウン
タ9のスタート命令2213を行う。
すなわち、入出力バス5を介して被測定インストラクシ
ョンの実行開始もしくは完了を指示する命令アドレスコ
ード、および命令アドレスコードが実行開始か、もしく
は完了であるかt−判定する命令データコードがこの順
序でタイミングをずらして命令デコーダ8に入力され、
また前記命令アドレスコードを同じタイミングで取込む
ためのアドレスストローブ信号6および命令データコー
ドを開力バス5含介して供試体コンビ、−夕2よりのク
ロックパルスが命令デコーダ80アンド回路82に与え
られる。命令アドレスコードは、同じタイミングで入力
するアドレスストローブ信号6に:よりアドレスデコー
ダ81にラッチされ、デコードしたうえアンド回路82
に2値信号のレベル@1”として出力する。命令データ
コードは、レベIl′として否定回路83、およびJK
型アフリプフ胃、ブ回路84のJ入力端子に入力し、ま
た、否定回路83によってレベル@0′となりてフリッ
プフロップ回路840に入力端子に加えられる。
前記のクロックパルスは、ユニバーサルカラy夕會動作
させているときは常にレベル″″1”をとるように制御
されて出力しており、アンド回路820入力であるアド
レスデコーダ81の出力、および命令データストローブ
信号は、レベル″m1′で同時にアンド回路に入力し、
クロックパルスとアンド条件が成立したときに出力とし
てレベル″1”のり四、クバルスtフリ、プフロップ回
路84の同期り9.り入力端子Cに入力する。
従り、てフリップフロップ回路84のQ出力端子にユニ
バーサルカウンタ9をスタートさせるレベル11”のゲ
ート信号11を発生してユニバーナルカウンタ9tスタ
ートさせたのち、被測定インストラクション実行221
4を行い、さらに供試体コンビ、−声のカウンタをイン
クリメントしながら繰返し10000回の実行2215
t−行い、繰返し実行回数10000回に達すると、ユ
ニバーサルカウンタのスト、プ命令2216V行う、す
なわち、否定回路83およびフリップフo、プ回路84
のJ入力端子に入力される信号がレベル10”とな9、
フリ、プ70.プ回路84のQ出力端子のゲージ信号1
11Iiレベy”o”とe?   ”:仝倉その実行時
間の計測を完了する。次[11定完了同期コードの出力
2202を通信用イン−−フェース3および通信@18
4を介して測定用コンピュータ1に行う、測定用コンピ
ュータ1社この測定完了同期コードの入力214t−行
うと、ユニバーサルカウンタ9にインストラクション実
行時間データの転送の要求命令21st−行い、転送さ
れてくる実行時間の読込み216を行い、11110試
験用プログラムの実行時間T、を得る。このようにして
1被測定イlストラクシ、ンを含む第10試験用プロダ
ラムの実行が完了すると、引続′I第20試験用プログ
ラム222の実P警開始する。このプログラム222は
第10試験用プログラム221から、イyストラタシ、
ンOセット2211%および被測定イyストラクシ、ン
実行2214t−除いたものであり、第1の試験用プセ
グラムと同INK実行することができて、プログラムの
実行時間T、が得られる。
第isPよび第2の試験用プルグラムの実行時間T、お
よびT1が得られると、測定用プンビ轟−タl嬬被測定
インストラクション実行時間の演算217を行い、次の
(1)式の演算により一つの被測定イyストラクシ、ン
の実行時間Tx’i出力する。
!工=(T、−T、)/1000G  ・・・・・・・
・−(1)次にこの演算結果のラインプリンタ13へO
出力218ffi行う。
本発明は以上説明したように、被測定インストラクク、
ンを含む第1の試験用プログラムと、第1クラムとt測
定用コンビ、−タ(より供試体=ンビーータに実行させ
、その実行時間の差と繰返し実行回数とにより、被測定
インストラクク、ン実行時間の高精度かつ高速度な自W
h測定ができると一う効果がある。
【図面の簡単な説明】
第1図扛本発明の一実施例を示すプロ、り図、第2図は
第1図の実施儒で使用する測定用コンビ1−夕および倶
試体プンビュータ用プログラムを示す)p−チャートで
ある。 !・・・・・・測定用;ンピ、−タ、2・・・・・・供
試体コンビ、−タ、3・・・・・・通信用インターフェ
ース、4・・・・・・通信回線、5・・・・・・入出力
バス、6・・・・・・アドレススト冨−9信号、7・・
・・・・データストローブ信号、8・−・・・・命令デ
コーダ、9・・・・−エニパーナルカウンタ、1・・・
・・−・計測器インターフェース、li・・・・・・エ
エバーすルカウンタゲート信奇、T2・・・・・・計淵
優バス、13・・・−・・ライングlyり、81−・・
−・アドレスデコーダ、82・・・・−・1ンド回路、
83・・・・・・否定WA路、84・・・・・−フ啼ツ
プツ四ツブー路、!1−・・・・・・・・測定用コンビ
、−夕のプログラム、22・・・・・・供試体コンビ、
−夕のプログラム、221・・・・・・第1の試験用プ
ログラム、222・・・−・・第2の試験用プログラム

Claims (1)

  1. 【特許請求の範囲】 被測足インストラクシ、ンの実行時間を測定される供試
    体に試験用プ四グラムt−ロードして実2行させる測定
    用プログラムを薗−ドした測定用コンビ、−タと、前記
    試験用プ田グラムの実行時間を計測するユニバーサルカ
    ウンタと、前記試験用プログラムを実行して前記供試体
    コンビ、−夕から出力される命令アドレス;−ドを、こ
    れと#tぼ同じタイミングて出力するアドレスストロー
    ブ信号を受けてデコード訃よびラッチして2僅の一方の
    レベルを出力するアドレスデコーダ、および前記アドレ
    スデコーダの出力管入力とし、前記供試体コンビ、−夕
    から前記アドレスコードのタイミングよりも遅れて出力
    される命令データー−ドおよびこれとほぼ同じタイミン
    グで出方されるデータストローブ信号、ならびにりa、
    り信号を入力とし、前記命令データコードが2値の一方
    のレベルとなる時に前記ユニバーサルカウンタをスター
    トさせt前記命令データフードが2値の他方のレベルと
    なる時に前記ヱニバーサルヵウ/りをスト。 プさせる2値のゲート信号を出方する論理回路を有する
    命令デコーダと、前記エニバーf)wヵウン間を出力す
    る周辺装置と、前記測定用コンビ、−タと前記供試体冨
    ンビュータ間をインタフェースする通信用インタフェー
    スと、前記測足用:ryビ、−タと前記ユニバーサルカ
    ウンタ関をインタフェースする計測器用インタフェース
    とを備え、前記試験用プログラムが、前記供試体=ンビ
    、−タに被欄定インストラクシ、ンtセv ) シs 
    前E供試体;ンビ、−夕のカウンタに初期値tセットし
    、前記エニバーすルカウンタにスタートを命令し、前記
    被測定インストラクション【繰返し実行させ、前記供試
    体;ンビュータのカウンタを実行回数に応じてインクリ
    メントし、所定の繰返し回数に達すると前記ユニバーす
    ルカウンタにスト、プを命をセットし、前記エニバーサ
    ルヵウンタにスタートを命令し、前?供試体コンピータ
    のカウンタを前記繰返し回数だけインクリメントし、前
    記ユニバー、tルカウンタにストップを命令するよう−
    に構成される第2の試験用プ篇グラムとを有し、前記第
    1および第2の試験用プログラムの実行QEの差を前記
    繰返し回数に正比例する量で割る計算を前記測定用コン
    ビ、−夕によ夕演算し、任意実行回数あたりのインスト
    ラクション実行時間を測定できることt−特徴とするコ
    ンビ、−タインストラクション実行時間測定装電。
JP56113361A 1981-07-20 1981-07-20 コンピユ−タインストラクシヨン実行時間測定装置 Granted JPS5816356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56113361A JPS5816356A (ja) 1981-07-20 1981-07-20 コンピユ−タインストラクシヨン実行時間測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56113361A JPS5816356A (ja) 1981-07-20 1981-07-20 コンピユ−タインストラクシヨン実行時間測定装置

Publications (2)

Publication Number Publication Date
JPS5816356A true JPS5816356A (ja) 1983-01-31
JPS6248866B2 JPS6248866B2 (ja) 1987-10-15

Family

ID=14610327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56113361A Granted JPS5816356A (ja) 1981-07-20 1981-07-20 コンピユ−タインストラクシヨン実行時間測定装置

Country Status (1)

Country Link
JP (1) JPS5816356A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856163A (ja) * 1981-09-30 1983-04-02 Fujitsu Ltd 命令実行時間の測定方法
JPH03202927A (ja) * 1989-12-27 1991-09-04 Internatl Business Mach Corp <Ibm> 選択されたソフトウエアの監視方法および装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856163A (ja) * 1981-09-30 1983-04-02 Fujitsu Ltd 命令実行時間の測定方法
JPH03202927A (ja) * 1989-12-27 1991-09-04 Internatl Business Mach Corp <Ibm> 選択されたソフトウエアの監視方法および装置
JPH0467219B2 (ja) * 1989-12-27 1992-10-27 Intaanashonaru Bijinesu Mashiinzu Corp

Also Published As

Publication number Publication date
JPS6248866B2 (ja) 1987-10-15

Similar Documents

Publication Publication Date Title
GB2034993A (en) Method for high resolution and high accuracy time measurement
JP2871291B2 (ja) 論理集積回路
GB1593674A (en) Data processing unit
JPS5816356A (ja) コンピユ−タインストラクシヨン実行時間測定装置
TW508446B (en) Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing
JPH035801A (ja) プログラマブルコントローラ
JPS61189472A (ja) 集積回路の試験法
JPS6237354B2 (ja)
JP2596894Y2 (ja) タイミング校正回路
JP2545234Y2 (ja) タイミング補正回路
JPS5856163A (ja) 命令実行時間の測定方法
SU392535A1 (ru) Способ измерения ошибки преобразования угла
JPS60163142A (ja) 複雑なデジタルデバイスのモデリング動作方法
JPH0352564B2 (ja)
JPS6018777A (ja) 論理回路素子のスイツチング特性測定方法
JPH02230436A (ja) プログラム実行時間計測方法とその装置
JPS61117466A (ja) 伝搬遅延時間の測定方法
CN117572787A (zh) 一种半实物射频仿真试验同步控制方法、存储介质及设备
JPS59221710A (ja) シ−ケンスプログラムの演算処理時間測定方式
JPH06117881A (ja) 試験器のキャリブレーション方式
JPS6132634B2 (ja)
JPH0296848A (ja) 命令の実行時間測定方法
JPH02147874A (ja) タイミング較正装置
JPH04355837A (ja) インタ−バルタイマのテスト方法
JPS594052B2 (ja) クロツク歩進数自動作成方式