JPH0529937B2 - - Google Patents

Info

Publication number
JPH0529937B2
JPH0529937B2 JP1232638A JP23263889A JPH0529937B2 JP H0529937 B2 JPH0529937 B2 JP H0529937B2 JP 1232638 A JP1232638 A JP 1232638A JP 23263889 A JP23263889 A JP 23263889A JP H0529937 B2 JPH0529937 B2 JP H0529937B2
Authority
JP
Japan
Prior art keywords
time
unit
process execution
unit process
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1232638A
Other languages
English (en)
Other versions
JPH0394341A (ja
Inventor
Hidehiro Shiraishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furuno Electric Co Ltd
Original Assignee
Furuno Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furuno Electric Co Ltd filed Critical Furuno Electric Co Ltd
Priority to JP1232638A priority Critical patent/JPH0394341A/ja
Publication of JPH0394341A publication Critical patent/JPH0394341A/ja
Publication of JPH0529937B2 publication Critical patent/JPH0529937B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 (a) 産業上の利用分野 この発明は、パーソナルコンピユータなどに組
み込まれているCPUの命令実行速度を求める装
置およびCPUの一定命令の繰り返しによつて所
定時間を計時するタイマ装置に関する。
(b) 従来の技術 一般に、パーソナルコンピユータのハードウエ
アとしての性能を表す指数の1つはCPUの命令
実行速度であり、新機種のパーソナルコンピユー
タであるほど、CPUの命令実行速度が早くなつ
てきている。
ところで、パーソナルコンピユータのアプリケ
ーシヨンプログラム中で所定時間を計時すること
が必要になる場合がある。例えば所定時間の時間
待ちを行う場合や、所定時間だけ予め定めた一定
の処理を行う場合などである。このような所定時
間の計時を行う方法として、一定の命令を必要な
回数だけ繰り返し実行する方法が一般に採られて
いる。例えば一連の命令を実行するに要する時間
をTとし、この一連の命令をN回繰り返すことに
よつてN・T時間の計時が可能となる。
(c) 発明が解決しようとする課題 前述のように、新機種のパーソナルコンピユー
タであるほど、そのCPUの命令実行速度が早く
なつているが、それまでのアプリケーシヨンプロ
グラムが無駄にならないように後継機種は上位互
換性があり、旧機種で用いていたアプリケーシヨ
ンプログラムをそのまま新機種のパーソナルコン
ピユータで実行することができる。
ところが、前述のようにアプリケーシヨンプロ
グラム中に一定時間を計時するタイマルーチンを
設けた場合、CPUの命令実行速度の変化に伴い、
その『一定時間』も変化することになる。もちろ
ん、パーソナルコンピユータ内に設けられている
時計などの計時手段はCPUの命令実行速度の変
化に拘らず一定であるため、この計時手段を利用
して所定時間を計時するタイマルーチンを構成す
る場合には問題はないが、その計時手段の計時す
る単位時間(例えば秒単位)未満の比較的短時間
を計時する場合には、前述のように一定の命令を
繰り返し実行することが必要となる。例えばメモ
リ内のあるデータ格納域に記憶される変数をカウ
ンタとして用い、一定数のカウントを行う時間に
よつて所定時間を計時する場合、カウントの早さ
はCPUの命令実行速度に比例するため、同一タ
イマルーチンであつてもCPUの命令実行速度に
応じて計時時間が変化することになる。このため
従来は機種毎にタイマルーチンにおけるカウント
数などのパラメータを書き替えて使用しなければ
ならなかつた。
この発明の目的は、予め定めた複数の命令から
なる単位処理を繰り返し実行することによつて、
所定時間の計時を行う際に、CPUの命令実行速
度が明らかでなくとも、所定時間の計時を行える
ようにしたタイマ装置を提供することにある。
(d) 課題を解決するための手段 この発明のタイマ装置は、クロツク信号をカウ
ントして、予め定めた一定時間を計時する計時手
段と、 予め定めた複数の命令からなり、前記計時手段
の最小計時単位より短時間で実行可能な単位処理
を前記一定時間内に繰り返して実行するととも
に、その繰り返し回数を一定時間単位処理実行回
数としてカウントする一定時間単位処理実行回数
カウント手段と、 前記一定時間単位処理実行回数を前記一定時間
で除することによつて、単位時間あたりの単位処
理実行回数を単位時間単位処理実行回数として求
める単位時間単位処理実行回数算出手段と、 前記単位時間単位処理実行回数に目的の計時時
間を掛け合わせることによつて、必要単位処理実
行回数を求める必要単位処理実行回数算出手段
と、 前記必要単位処理実行回数だけ前記単位処理を
繰り返し実行する単位処理繰り返し実行手段とを
備えてなる。
(e) 作用 この発明のタイマ装置では、クロツク信号のカ
ウントによつて、予め定めた一定時間の計時が行
われ、予め定めた複数の命令からなる単位処理が
前記一定時間内に繰り返し実行されて、その繰り
返し回数が一定時間単位処理実行回数としてカウ
ントされる。そして、一定時間単位処理実行回数
が前記一定時間で除算されて、単位時間当たりの
単位処理の実行回数である単位時間単位処理実行
回数が求められる。さらに、この単位時間単位処
理実行回数に目的とする計時時間が掛け合わされ
て、必要単位処理実行回数が求められ、その必要
単位処理実行回数だけ、前記単位処理が繰り返し
実行される。この必要単位処理実行回数の回数だ
け単位処理を繰り返し実行する時間が即ち目的と
する計時時間となる。
CPUの命令実行速度に応じて、前記単位処理
の実行に要する時間は変化するが、目的とする計
時時間の経過に要する、単位処理の繰り返し回数
が自動的に調節されて、目的とする計時時間の計
時を行うことができる。
(f) 実施例 この発明の第1の実施例であるパーソナルコン
ピユータを用いた検査制御装置のブロツク図を第
1図に示す。この装置は製品の製造工程において
各製品の検査を自動的に行う装置である。同図に
おいて1はパーソナルコンピユータ本体であり、
これにキーボード2とCRT4を接続し、さらに
拡張スロツト5に検査装置6およびこの検査装置
6により検査される製品(被検査装置)7を接続
している。パーソナルコンピユータ1本体の主要
部の構成は以下に述べるとおりである。クロツク
ジエネレータ10はCPU11その他の各部にシ
ステムクロツク信号を与える。ROM12には
IPL(イニシヤルプログラムローダ)やモニタプ
ログラムなどを予め書き込んでいる。RAM13
は後述する処理を行う際カウントデータ格納領域
などのワーキングエリアとして用いる。キーボー
ドインタフエース14はキーボード2の操作状態
を読み取る。フロツピーデイスクインタフエース
15はフロツピーデイスク装置16に対するデー
タの読み書き制御を行う。システムポート17は
この例ではスピーカ18による音響出力を行う。
割込みコントローラ19は各部からの割込み要求
信号を受けてCPU11に対する割込み制御を行
う。時計20は日付および時刻の計時を行う回路
であり、クロツクジエネレータ10のクロツク信
号とは独立したクロツク信号を基準として1秒単
位で計時を行う。表示制御回路21は表示用メモ
リを含み、その表示用メモリの読み出し制御によ
つて表示信号を作成する。ビデオ出力回路22は
映像信号をCRT4へ出力する。
第1図に示したCPUの処理手順を第2図Aお
よびBに示す。また、そのときのRAM13内に
構成される変数格納領域の状態を第3図に示す。
第2図Aはメインルーチンの処理手順であり、
先ず後述する一定命令の繰り返し回数をカウント
するための初期値COを設定するとともに、その
値をCに代入する(n1→n2)。つづいてタイマ割
込み時間TI(例えば1分)を第1図に示した時計
20にセツトする(n3)。その後、タイマ割込み
をオンすなわち上記時計20のタイマ割込み時間
の計時をスタートさせる(n4)。これとともにC
の値を順次カウントダウンするとともに、その値
が0に達したか否か判定する(n5→n6→n5…)。
このカウンタCのダウンカウントと、その値の判
定を繰り返している間に第1図に示した時計20
はタイマ割込み時間を独立して計時する。そして
タイマ割込み時間(1分)が経過したとき、第2
図Bに示すタイマ割込み処理を行う。すなわち、
先ずタイマ割込みをオフ(時計20の計時動作の
停止)を行い、タイマ割込み時間に行つたダウン
カウントの数(CO−C)をタイマ割込み時間TI
で除することによつて単位時間当りの命令繰り返
し回数TCを求める(n7→n8)。例えばダウンカ
ウント数が70200回であり、単位時間を100msec
とすれば、TC=70200/600=117として求める。
その後、さらにカウンタCの値を0にしてタイマ
割込み処理を終了する(n9)。このステツプn9の
処理によりC=0となつたことにより、ステツプ
n6の判定が“No”となつてステツプn10以降の
処理を行う。すなわち先ず既に求めた単位時間当
りの命令繰り返し回数TCを表示する(n10)。こ
の表示によつてCPUの命令実行速度を知ること
ができる。つづいて上記繰り返し回数TCに、実
際に計時すべき時間Nを掛け合わせて、必要繰り
返し回数Cを求める(n11)。例えば計時すべき
時間が5秒であれば、N=5000/100であり、単
位時間当りの命令繰り返し回数が117であるので、
5秒を計時するのに必要な繰り返し回数Cは117
×(5000/100)=5850回として求める。その後、
計時のスタートを表す音を鳴らせてCの値を順次
カウントダウンするとともに、その値が0に達し
たか否かの判定を行う(n12→n13→n14→n13
…)。Cの値が0に達したとき計時の終了を表す
音を鳴らす(n15)。なお、タイマ割込みは既に
オフしているので、ステツプn13およびn14の繰
り返し中にタイマ割込みがかかることはない。こ
のように5秒間の計時を試験的に行うことによつ
てステツプn1〜n10で行つたCPUの命令実行速度
の計測に誤りがなかつたことを確認することがで
きる。
その後、実際の製品の検査プログラムを実行す
る(n16)。この検査プログラム内の所定箇所で
ステツプn11,n13およびn14で示したのと同様の
処理を行い、例えば数10〜数100msecの計時を行
う。
次に第2の実施例に係る検査制御装置における
CPUの処理手順を第4図に示す。また、その場
合のRAM内に構成される変数の格納領域の状態
を第5図に示す。
第1の実施例では時計のタイマ割込み機能を利
用したが、この第2の実施例では時計の時刻割込
み機能を利用してCPUの命令実行速度を計測す
る。先ず、第4図に示すように初期値COを設定
し、その値を変数Cに代入する(n20→n21)。続
いて現在時刻を文字変数ST$に代入し、さらに
この現在時刻から1分経過後の時刻を文字変数
ET$に記憶する(n22→n23)。その後、現在時
刻を0時0分0秒に設定し、タイマ割込み時刻を
0時1分0秒に設定する(n24→n25)。そしてタ
イマをオンして計時をスタートさせるとともにC
のカウントダウンおよびCの値が0に達したか否
かの判定を繰り返し行う(n26→n27→n28→n27
…)。このステツプn27およびn28の処理を1分間
繰り返して現在時刻が0時1分0秒となつたとき
タイマ割込みがかかる。タイマ割込みの処理は第
2図Bに示したのと同様の処理を行い、単位時間
当りの命令繰り返し回数TCを求める。その後、
ET$の内容を現在時刻として再設定することに
よつて現在時刻を実際の時刻に戻す(n29)。そ
の後の処理は第2図Aに示したステツプn10〜
n16と同様に一定時間(例えば5秒間)の計時試
験を行つた後、製品の検査プログラムを実行する
(n30〜n36)。
次に第3の実施例に係る検査制御装置のCPU
の処理手順を第6図に示す。また、その場合の
RAM内に構成される各変数の格納領域の状態を
第7図に示す。
第1および第2の実施例では時間割込み機能ま
たは時刻割込み機能を利用して一定時間を定めた
が、この第3の実施例では割込み機能を用いるこ
となくCPUの命令実行速度の計測および所定時
間の計時動作を実現している。第6図に示すよう
に、先ずカウンタとして用いる変数Cに0を設定
し、一定時間を定める変数TIに一定値を設定す
る(n40→n41)。つづいて現在時刻を0時0分0
秒に設定した直後からCのカウントアツプおよび
Cの数値判定および現在時刻が上記TIに達した
か否かの判定を繰り返し行う(n42→n43→n44→
n45→n43→…)。ここでステツプn44の判定処理
の結果は常に“No”となるが、これは後述する
実際のタイマルーチンで行わなければならないC
の数値判定に要する処理時間をも含めるためであ
る。現在時刻がTIとなつたとき、すなわちCの
カウントアツプを開始してからTI時間経過した
とき、繰り返し回数Cをその時間TIで除するこ
とによつて単位時間当りの命令繰り返し回数TC
を求め、これを表示する(n46→n47)。その後、
TCに計時すべき時間Nを掛け合わせ必要繰り返
し回数CNを求める(n48)。さらにCをクリア
し、計時の開始を知らせる音を鳴らせ、Cの値が
CEに達するまでカウントアツプを繰り返す(n49
→n50→n51→n52→n53→n51…)。ここでn53の判
定は現在時刻がある値を超えるか否の判定である
が、比較値は時刻の採り得る最大値より大きな値
であるため、ステツプn53の判定結果は常に
“No”となる。このn53の処理はCPUの命令実行
速度計測時に必要な時刻判定処理(n45)が命令
繰り返しループ中に含まれていたのに対応して、
その処理時間をも含めるための処理である。Cを
一定周期でカウントアツプし、その値がCEに達
したとき計時の終了を表す音を鳴らす(n52→
n54)。これにより一定時間(例えば5秒間の計
時試験を行う)。その後、実際の製品検査プログ
ラムを実行する(n55)。この検査プログラム中
にはn48,n49,n51,n52,n53で示した処理手順
が含まれ、上記Nをパラメータとして任意の計時
時間を定めることができる。
(g) 発明の効果 この発明によれば、CPUの命令実行速度が不
明または不定である場合でも、所定時間の計時を
行うプログラムを変更することなく、所定時間の
計時を常に正確に行えるようになる。
【図面の簡単な説明】
第1図はこの発明の実施例に係る検査制御装置
のブロツク図である。第2図A,Bは第1の実施
例に係る検査制御装置のCPUの処理手順を表す
フローチヤート、第3図はその処理によつて構成
されるRAM内の変数格納領域の状態を表す図で
ある。第4図は第2の実施例に係る検査制御装置
のCPUの処理手順を表すフローチヤート、第5
図はその処理により構成されるRAM内の変数格
納領域の状態を表す図である。第6図は第3の実
施例に係る検査制御装置のCPUの処理手順を表
すフローチヤート、第7図はその処理により構成
されるRAM内の変数格納領域の状態を表す図で
ある。

Claims (1)

  1. 【特許請求の範囲】 1 クロツク信号をカウントして、予め定めた一
    定時間を計時する計時手段と、 予め定めた複数の命令からなり、前記計時手段
    の最小計時単位より短時間で実行可能な単位処理
    を前記一定時間内に繰り返して実行するととも
    に、その繰り返し回数を一定時間単位処理実行回
    数としてカウントする一定時間単位処理実行回数
    カウント手段と、 前記一定時間単位処理実行回数を前記一定時間
    で除することによつて、単位時間あたりの単位処
    理実行回数を単位時間単位処理実行回数として求
    める単位時間単位処理実行回数算出手段と、 前記単位時間単位処理実行回数に目的の計時時
    間を掛け合わせることによつて、必要単位処理実
    行回数を求める必要単位処理実行回数算出手段
    と、 前記必要単位処理実行回数だけ前記単位処理を
    繰り返し実行する単位処理繰り返し実行手段とを
    備えてなるタイマ装置。
JP1232638A 1989-09-07 1989-09-07 タイマ装置 Granted JPH0394341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1232638A JPH0394341A (ja) 1989-09-07 1989-09-07 タイマ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1232638A JPH0394341A (ja) 1989-09-07 1989-09-07 タイマ装置

Publications (2)

Publication Number Publication Date
JPH0394341A JPH0394341A (ja) 1991-04-19
JPH0529937B2 true JPH0529937B2 (ja) 1993-05-06

Family

ID=16942439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1232638A Granted JPH0394341A (ja) 1989-09-07 1989-09-07 タイマ装置

Country Status (1)

Country Link
JP (1) JPH0394341A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856163A (ja) * 1981-09-30 1983-04-02 Fujitsu Ltd 命令実行時間の測定方法
JPS59177659A (ja) * 1983-03-29 1984-10-08 Mitsubishi Electric Corp デ−タ処理装置
JPS62279439A (ja) * 1986-05-28 1987-12-04 Mitsubishi Electric Corp エミユレ−タ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856163A (ja) * 1981-09-30 1983-04-02 Fujitsu Ltd 命令実行時間の測定方法
JPS59177659A (ja) * 1983-03-29 1984-10-08 Mitsubishi Electric Corp デ−タ処理装置
JPS62279439A (ja) * 1986-05-28 1987-12-04 Mitsubishi Electric Corp エミユレ−タ装置

Also Published As

Publication number Publication date
JPH0394341A (ja) 1991-04-19

Similar Documents

Publication Publication Date Title
JP2806524B2 (ja) ベクトル演算命令発行制御方法
JPH0529937B2 (ja)
JP3152178B2 (ja) ロック動作測定方法
JPS5961779A (ja) 自動化学分析装置
JP2761306B2 (ja) インタ−バルタイマのテスト方法
JP2877075B2 (ja) 計測器制御装置および方法
JPS607554A (ja) コンピユ−タシステムの性能測定方式
JPS642980B2 (ja)
JPH10293159A (ja) Lsi検査装置
JPS6071961A (ja) 時間軸レンジ自動設定波形観測装置
JPH0724035B2 (ja) プログラムの処理時間測定装置
JPH0991177A (ja) 半導体集積回路装置
JPH02230436A (ja) プログラム実行時間計測方法とその装置
JPH03288943A (ja) 割込み応答時間計測方法
JPH0296848A (ja) 命令の実行時間測定方法
JPS6337436A (ja) プログラム開発支援装置
JPH02202646A (ja) マイクロプログラム制御装置
JPH02130639A (ja) 命令処理性能診断装置
JPH0229457Y2 (ja)
JPH0619753A (ja) プログラム開発支援装置
JPH01243140A (ja) コントローラ
JPS60237550A (ja) Cpu負荷率測定装置
JPS6248866B2 (ja)
JPS6010660B2 (ja) 演算終了信号発生回路
JPH0354645A (ja) プログラム実行時間測定装置