JPH08202634A - Dmaコントローラ - Google Patents

Dmaコントローラ

Info

Publication number
JPH08202634A
JPH08202634A JP7010865A JP1086595A JPH08202634A JP H08202634 A JPH08202634 A JP H08202634A JP 7010865 A JP7010865 A JP 7010865A JP 1086595 A JP1086595 A JP 1086595A JP H08202634 A JPH08202634 A JP H08202634A
Authority
JP
Japan
Prior art keywords
transfer
dma
abnormality
definition table
operation definition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7010865A
Other languages
English (en)
Inventor
Yoichi Okano
野 洋 一 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7010865A priority Critical patent/JPH08202634A/ja
Publication of JPH08202634A publication Critical patent/JPH08202634A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 耐ノイズ性を高め、信頼性を向上させる。 【構成】 DMA転送要求手段2がDMA転送要求信号
を出力すると、動作定義テーブル制御手段3はDMA転
送に必要な転送データを動作定義テーブル1から取り出
す。DMA転送制御手段4は、この取り出したデータに
基いてI/Oバス9の制御を行ないDMA転送の制御を
行なう。転送異常が発生すると転送異常検出手段5が、
動作定義テーブル更新手段8にこの第1回目の異常を知
らせる。手段8は、この異常データをRAS情報として
異常データ保存テーブル6に保存する。手段8は、次回
以降のDMA転送の結果をテーブル6の保存データと比
較することにより、その異常が永久的異常であるか過渡
的異常であるかを判別する。そして、永久的異常の場合
のみ、動作定義テーブル1の内容を更新し、以後はその
DMA転送が行なわれないようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、メモリ間のDMA転送
を制御するDMAコントローラに関するものである。
【0002】
【従来の技術】一般に、I/O(入出力)装置とメモリ
との間、あるいは複数のメモリ相互間のデータ転送に
は、CPUを介さずに高速データ転送を行なうDMAコ
ントローラが広く用いられている。
【0003】この種のDMAコントローラとしては、例
えば、各DMAチャンネル毎にデータ長が設定され、転
送元アドレス及び転送先アドレスの指定や自動アドレス
更新機能により連続転送処理を行うものがある。あるい
は転送元アドレス及び転送先アドレスが記憶されたメモ
リのアドレスをアドレスポインタによってメモリ上で連
結させ、連鎖的に転送処理を実行するものがある。
【0004】さらに、このような処理を発展させたもの
として動作定義テーブルを備え、周期的な転送指令を受
けたときに、この動作定義テーブルに設定された内容に
基いてDMA転送制御を行うDMAコントローラも考え
出されている。ここで、動作定義テーブルとは、DMA
転送される複数の対象データ毎に転送元アドレス及び転
送先アドレスや読出動作又は書込動作の別が転送動作情
報として設定されているテーブルのことである。
【0005】このような動作定義テーブルを持つDMA
コントローラは、通常、動作定義テーブルから転送デー
タを取り出す動作定義テーブル制御手段と、この取り出
した転送データに基きI/Oバスの制御を行うDMA転
送制御手段と、を備え、さらに、このDMA転送制御手
段の制御内容の読出しに基き転送異常を検出する転送異
常検出手段を備えた構成となっている。そして、転送異
常検出手段が異常を検出すると停止処理などの異常処理
を行なっていた。
【0006】
【発明が解決しようとする課題】しかし、転送異常検出
手段が検出する異常には真の異常すなわち永久的異常
と、ノイズによる一時的な異常すなわち過渡的異常とが
あるが、従来のDMAコントローラは両者を区別する機
能を持っていないため、異常を検出した時点で直ちに上
記の異常処理を行なっていた。そのため、停止処理の必
要のない過渡的異常の場合であっても、停止処理が行な
われてしまい、耐ノイズ性を低下させ、信頼性を損う結
果となっていた。
【0007】本発明は上記事情に鑑みてなされたもので
あり、永久的異常と過渡的異常との区別を可能にするこ
とにより、耐ノイズ性を高め、信頼性を向上させること
ができるDMAコントローラを提供することを目的とし
ている。
【0008】
【課題を解決するための手段】上記課題を解決するため
の手段として、請求項1記載の発明は、DMA転送の動
作内容についての転送データが記憶された動作定義テー
ブルと、DMA転送要求信号を周期的に出力するDMA
転送要求手段と、前記DMA転送要求信号を入力した場
合に、このDMA転送要求に対応する転送データを前記
動作定義テーブルから取り出す動作定義テーブル制御手
段と、前記動作定義テーブル制御手段が取り出した転送
データに基いてI/Oバスの制御を行うDMA転送制御
手段と、前記DMA転送制御手段のI/Oバス制御に基
くDMA転送制御の内容を読出し、転送異常を検出する
転送異常検出手段と、を備えたDMAコントローラにお
いて前記転送異常検出手段の検出に基く同一DMA転送
の第1回目の転送異常に関するデータが記憶される異常
データ保存テーブルと、前記転送異常が検出された後、
同一DMA転送について第2回目以降の転送結果に関す
るデータを前記異常データ保存テーブルに記憶されたデ
ータと比較することにより、前記転送異常が過渡的異常
又は永久的異常のいずれであるかを判別し、永久的異常
であると判別した場合は、以後の同一DMA転送が行な
われないように、前記動作定義テーブルの内容を更新す
る動作定義テーブル更新手段と、を備えたことを特徴と
するものである。
【0009】請求項2記載の発明は、請求項1記載の発
明において、前記動作定義テーブル更新手段は、前記第
2回目以降の転送結果に関するデータと、前記異常デー
タ保存テーブルに記憶されたデータとの比較を所定回数
行うことにより前記判別を行うものである、ことを特徴
とするものである。
【0010】請求項3記載の発明は、請求項1又は2記
載の発明において、前記動作定義テーブル更新手段の前
記判別及び更新は、割り込み動作により行われるもので
ある、ことを特徴とするものである。
【0011】請求項4記載の発明は、請求項1又は2記
載の発明において、前記動作定義テーブル更新手段の前
記判別及び更新は、周期的ポーリングにより行なわれる
ものである、ことを特徴とするものである。
【0012】
【作用】請求項1記載の発明の構成において、DMA転
送動作が開始されると、転送異常検出手段は、DMA転
送制御手段の制御内容を監視する。この監視により第1
回目の転送異常が検出されると、そのデータは異常デー
タ保存テーブルに記憶される。
【0013】そして、動作定義テーブル更新手段は第1
回目の異常が検出されたDMA転送について、その後の
転送結果を異常データ保存テーブルのデータと比較する
ことにより、第1回目の異常が永久的異常か過渡的異常
かを判別する。永久的異常と判別した場合、動作定義テ
ーブル更新手段は、このDMA転送が行なわれないよう
に動作定義テーブルの内容を更新する。
【0014】請求項2記載の発明によれば、第1回目の
異常の検出後の転送結果と異常データ保存テーブルのデ
ータとを比較する場合に、両者の一致回数が予め設定し
てある回数以上となった場合のみ、永久的異常と判別す
るので、判別の精度をより高めることができる。
【0015】請求項3記載の発明によれば、第1回目の
異常検出後の動作定義テーブル更新手段の判別及び更新
が割り込み動作により行なわれるので、転送異常検出後
の処理を迅速に行うことができる。
【0016】請求項4記載の発明によれば、第1回目の
異常検出後の動作定義テーブル更新手段の判別及び更新
がポーリングにより行なわれるので、転送異常検出後の
処理速度は請求項3記載の発明の場合より遅くなるが、
他の制御動作に影響を与えることを極力回避することが
できる。
【0017】
【実施例】以下、本発明の実施例を図1乃至図3に基き
説明する。この実施例に係るDMAコントローラは、図
1に示すように、動作定義テーブル1、DMA転送要求
手段2、動作定義テーブル制御手段3、DMA転送制御
手段4、転送異常検出手段5、異常データ保存テーブル
6、及びCPU7内の動作定義テーブル更新手段8によ
り構成されている。なお、9はI/Oバスである。
【0018】次に、上記のように構成される本実施例の
動作につき説明する。まず、DMAコントローラの初期
化時に、実行しようとするDMA転送について、転送元
アドレス、転送先アドレス、読出し、書込み転送動作及
びその制御に必要な転送データが動作定義テーブル制御
手段3により動作定義テーブル1に書込まれる。
【0019】図2は、転送データが書込まれた動作定義
テーブル1の内容を示す説明図である。この図におい
て、「A」,「B」,「C」,…,「N」は転送元アド
レスを表しており、「a」,「b」,「c」,…,
「n」は転送先アドレスを表している。また、「1」,
「0」はイネーブル指定についてのビットであり、イネ
ーブル指定が「1」となっているもののみがDMA転送
されるようになっている。したがって、例えば、図2の
テーブルの先頭に設定された内容は、「Aから読出した
データをaに書込め」という内容になる。
【0020】初期化が終了すると、DMA転送要求手段
2はDMA転送要求信号を動作定義テーブル制御手段3
に出力する。この転送要求信号は周期的に出力されるも
のである。
【0021】動作定義テーブル制御手段3は、このDM
A転送要求信号を入力すると、図2のテーブルの先頭に
設定された内容を読込み、そのデータをDMA転送制御
手段4に出力する。DMA転送制御手段4は、このデー
タに基きI/Oバス9の制御を行ない、転送元Aから転
送先aへのデータ転送を行なう。このデータ転送が行な
われると、動作定義テーブル制御手段3は図2のテーブ
ルの2番目に設定された内容を読込み、そのデータをD
MA転送制御手段4に出力する。DMA転送制御手段4
は、このデータに基きI/Oバス9の制御を行ない、転
送元Bから転送先bへのデータ転送を行う。このように
して、図2のテーブルの最後に設定された内容までのD
MA転送が順次実行されると、DMA転送要求手段2
は、次のDMA要求信号を出力し、これを受けて動作定
義テーブル制御手段3は、再び、図2のテーブルの先頭
に設定された内容の読込みを行う。
【0022】DMA転送制御手段4の制御内容を示す信
号は転送異常検出手段5に出力されており、これにより
転送異常検出手段5はDMA転送制御の内容を監視して
いる。そして、パリティエラーやバスストールエラーな
どの異常が発生すると、転送異常検出手段5は異常割込
みをかけて直ちにその異常内容を動作定義テーブル更新
手段8に知らせる。動作定義テーブル更新手段8は、こ
のデータを異常データ保存テーブル6に書込み、RAS
情報として保存する。
【0023】図3は、このような異常情報が保存された
状態の異常データ保存テーブル6の内容を示す説明図で
ある。これによれば、転送元Bから転送先bへの転送に
パリティエラーが生じ、転送元Nから転送先nへの転送
にバスストールエラーが生じていることがわかる。
【0024】動作定義テーブル更新手段8は、このよう
な異常情報を異常データ保存テーブル6に保存した後、
次回のDMA転送要求周期における転送元Bから転送先
bへの転送、及び転送元Nから転送先nへの転送の転送
結果を、この保存したデータ内容と比較する。
【0025】そしてし、両者が一致すれば、発生した異
常は永久的異常と判別し、動作定義テーブル更新手段8
は、以後Bからbへの転送、及びNからnへの転送が行
なわれないように動作定義テーブル1の内容を更新す
る。この更新の仕方については、それぞれのイネーブル
指定のビットを「1」から「0」に書換える方法、転送
元アドレスや転送先アドレスあるいは読出し、書込み等
の設定を消去する方法等が考えられる。
【0026】一方、両者が一致しない場合、すなわち、
第1回目の異常発生後のBからbへの転送及びNからn
への転送が正常に行なわれたのであれば、第1回目の異
常を過渡的異常と判別して、動作定義テーブル1のデー
タ更新は行なわないようにする。そして、図3に示した
異常データ保存テーブル6の「パリティ」、「ストー
ル」などの異常情報をクリアする。
【0027】以上のように、本発明のDMAコントロー
ラでは、たった1回の異常を検出しただけでは異常処理
を行なわず、次回のDMA転送時に再度異常となるか否
かを調べることにより、永久的異常であるか過渡的異常
であるかを判別し、ノイズ等の一過性の異常の場合に
は、そのまま転送動作を継続するようにしている。した
がって、耐ノイズ性を高め、信頼性を向上させることが
できる。
【0028】特に、リトライのやり方としては、異常発
生時点でリトライを繰り返す方法もあるが、これによれ
ば過渡的異常が長引いた場合には、やはり永久的異常と
誤判別してしまうおそれがある。しかし、本発明によれ
ば、次回以降のDMA転送の転送結果に基いているの
で、より正確に永久的異常と過渡的異常との判別を行う
ことができる。
【0029】また、本発明によれば、過渡的異常の発生
の増加傾向を観測することもできるので、装置の経年変
化の状態を把握することができ、適切な予防保全の対策
を採ることが可能になるという副次的効果も期待するこ
とができる。
【0030】なお、上記実施例では、第2回目のみの転
送結果と保存データとの1回の比較により判別を行なっ
ていたが、第3回目以降の転送結果についても比較する
こととし、所定回数の比較により判別を行うようにして
もよい。これによれば、より判別精度を高めることがで
きる。
【0031】また、上記実施例では、転送異常検出手段
5は、第1回目の異常検出後、異常割込みをかけて直ち
にCPU7の動作定義テーブル更新手段8に転送異常を
知らせていたが、定周期タイミング(例えば、DMA転
送要求周期の20分の1程度の周期)のポーリングによ
り知らせるようにしてもよい。これによれば、転送異常
検出後の処理時間は、異常割込みの場合よりも遅くなる
が、転送異常が多発した場合などは他の制御動作への影
響を極力抑えることができるという利点がある。
【0032】
【発明の効果】以上のように、本発明によれば、転送異
常が永久的異常であるか過渡的異常であるかを判別し、
永久的異常と判別した場合のみ、動作定義テーブルの内
容を更新する構成としたので、耐ノイズ性を高め、信頼
性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例の構成を示すブロック図。
【図2】図1における動作定義テーブルの内容を示す説
明図。
【図3】図1における異常データ保存テーブルの内容を
示す説明図。
【符号の説明】
1 動作定義テーブル 2 DMA転送要求手段 3 動作定義テーブル制御手段 4 DMA転送制御手段 5 転送異常検出手段 6 異常データ保存テーブル 7 CPU 8 動作定義テーブル更新手段 9 I/Oバス

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】DMA転送の動作内容についての転送デー
    タが記憶された動作定義テーブルと、 DMA転送要求信号を周期的に出力するDMA転送要求
    手段と、 前記DMA転送要求信号を入力した場合に、このDMA
    転送要求に対応する転送データを前記動作定義テーブル
    から取り出す動作定義テーブル制御手段と、 前記動作定義テーブル制御手段が取り出した転送データ
    に基いてI/Oバスの制御を行うDMA転送制御手段
    と、 前記DMA転送制御手段のI/Oバス制御に基くDMA
    転送制御の内容を読出し、転送異常を検出する転送異常
    検出手段と、を備えたDMAコントローラにおいて前記
    転送異常検出手段の検出に基く同一DMA転送の第1回
    目の転送異常に関するデータが記憶される異常データ保
    存テーブルと、 前記転送異常が検出された後、同一DMA転送について
    第2回目以降の転送結果に関するデータを前記異常デー
    タ保存テーブルに記憶されたデータと比較することによ
    り、前記転送異常が過渡的異常又は永久異常のいずれで
    あるかを判別し、永久的異常であると判別した場合は、
    以後の同一DMA転送が行なわれないように、前記動作
    定義テーブルの内容を更新する動作定義テーブル更新手
    段と、を備えたことを特徴とするDMAコントローラ。
  2. 【請求項2】請求項1記載のDMAコントローラにおい
    て、 前記動作定義テーブル更新手段は、前記第2回目以降の
    転送結果に関するデータと、前記異常データ保存テーブ
    ルに記憶されたデータとの比較を所定回数行うことによ
    り前記判別を行うものである、ことを特徴とするDMA
    コントローラ。
  3. 【請求項3】請求項1又は2記載のDMAコントローラ
    において、 前記動作定義テーブル更新手段の前記判別及び更新は、
    割り込み動作により行われるものである、ことを特徴と
    するDMAコントローラ。
  4. 【請求項4】請求項1又は2記載のDMAコントローラ
    において、 前記動作定義テーブル更新手段の前記判別及び更新は、
    周期的ポーリングにより行なわれるものである、ことを
    特徴とするDMAコントローラ。
JP7010865A 1995-01-26 1995-01-26 Dmaコントローラ Pending JPH08202634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7010865A JPH08202634A (ja) 1995-01-26 1995-01-26 Dmaコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7010865A JPH08202634A (ja) 1995-01-26 1995-01-26 Dmaコントローラ

Publications (1)

Publication Number Publication Date
JPH08202634A true JPH08202634A (ja) 1996-08-09

Family

ID=11762253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7010865A Pending JPH08202634A (ja) 1995-01-26 1995-01-26 Dmaコントローラ

Country Status (1)

Country Link
JP (1) JPH08202634A (ja)

Similar Documents

Publication Publication Date Title
KR920005163A (ko) 반도체기억장치
JPH08202634A (ja) Dmaコントローラ
JPH08202635A (ja) Dmaコントローラ
JPH04239355A (ja) 電子ディスク装置
JP2000187621A (ja) Scsi制御装置
JP3013517B2 (ja) ライトバッファエラーアドレス検出回路
JPH1115701A (ja) デ−タ収集方法及びシステム
JP2614677B2 (ja) 記憶装置への書き込み制御方式
JPS62166451A (ja) 論理装置の履歴解折装置
JPS62169245A (ja) デ−タ処理方式
JPH04275664A (ja) プロセッサ間相互監視方法及びその装置
JPH0916434A (ja) Cpu暴走時の障害情報検出方法
JPH09231140A (ja) メモリチェック装置
JPH04153754A (ja) 記憶制御方式
JPS61173360A (ja) 不揮発メモリのデ−タ保護方式
JPH03157744A (ja) エラー訂正再書き込み方式
JPS60225941A (ja) マイクロプログラム制御装置
JPS62166449A (ja) 論理装置の履歴記憶装置
JPH01232454A (ja) アドレスバス試験方式
JPH09198339A (ja) バスアダプタ装置
JPS59226955A (ja) プログラム・デバツク装置
JPH04338842A (ja) エラー検出機能付き情報処理装置
JPH01284946A (ja) エラー訂正方式
JPH0589030A (ja) 入出力制御装置
JPH0782447B2 (ja) Dmaデータ転送制御装置