JPH0511818A - プログラマブルコントローラの故障検出装置 - Google Patents
プログラマブルコントローラの故障検出装置Info
- Publication number
- JPH0511818A JPH0511818A JP3189566A JP18956691A JPH0511818A JP H0511818 A JPH0511818 A JP H0511818A JP 3189566 A JP3189566 A JP 3189566A JP 18956691 A JP18956691 A JP 18956691A JP H0511818 A JPH0511818 A JP H0511818A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- card
- input
- fault
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 故障個所の特定が容易なプログラマブルコン
トローラの故障検出装置を得る。 【構成】 ＣＰＵ部１に接続されたカードユニット２1
〜２n内の入出力カードのうち故障検出時にテストを行
うべきカードを予めテーブル１２に登録しておき、故障
検出回路１０で故障検出があると故障処理回路１１が登
録されたカードについて順次テストを行い、テスト結果
をメモリ１３にカード別に格納する。 【効果】 上記メモリの内容に基いて故障が共通部のも
のかローカル的なものか等の故障発生範囲の特定が容易
になる。
トローラの故障検出装置を得る。 【構成】 ＣＰＵ部１に接続されたカードユニット２1
〜２n内の入出力カードのうち故障検出時にテストを行
うべきカードを予めテーブル１２に登録しておき、故障
検出回路１０で故障検出があると故障処理回路１１が登
録されたカードについて順次テストを行い、テスト結果
をメモリ１３にカード別に格納する。 【効果】 上記メモリの内容に基いて故障が共通部のも
のかローカル的なものか等の故障発生範囲の特定が容易
になる。
Description
【０００１】
【産業上の利用分野】この発明は、産業プラント等をプ
ログラム制御するプログラマブルコントローラの故障を
検出するプログラマブルコントローラの故障検出装置に
関するものである。
ログラム制御するプログラマブルコントローラの故障を
検出するプログラマブルコントローラの故障検出装置に
関するものである。
【０００２】
【従来の技術】図２は例えば三菱プラントコントローラ
ＭＥＬＰＬＡＣ−５５０保守要領書第１頁１９８４年発
行に示された従来のプログラマブルコントローラを示す
構成図であり、図において、１は中央制御装置としての
ＣＰＵ部、２1，２2…２n はＣＰＵ部１にアクセスされ
てデータ、制御信号等の入出力を行うカードユニット、
３はＣＰＵ部１とカードユニット２1〜２nとを共通に接
続するバスライン、４はＣＰＵ部１に接続されたマンマ
シンインタフェースである。
ＭＥＬＰＬＡＣ−５５０保守要領書第１頁１９８４年発
行に示された従来のプログラマブルコントローラを示す
構成図であり、図において、１は中央制御装置としての
ＣＰＵ部、２1，２2…２n はＣＰＵ部１にアクセスされ
てデータ、制御信号等の入出力を行うカードユニット、
３はＣＰＵ部１とカードユニット２1〜２nとを共通に接
続するバスライン、４はＣＰＵ部１に接続されたマンマ
シンインタフェースである。
【０００３】カードユニット２1〜２nにおいて、５はＣ
ＰＵ部１とバスライン３を介して接続されるバッファカ
ード、６はバッファカード５と接続される複数（図示で
は２個）の入出力カード、７はバッファカード５と入出
力カード６とを接続するユニット内のバスラインであ
る。なお、各入出力カード６はプラント等の制御対象内
のセンサ等に接続されており、各センサからの検出デー
タを受信して一旦格納したり、ＣＰＵ部１から送られて
来る制御信号を一旦格納した後、制御対象に送信するた
めのメモリを有している。
ＰＵ部１とバスライン３を介して接続されるバッファカ
ード、６はバッファカード５と接続される複数（図示で
は２個）の入出力カード、７はバッファカード５と入出
力カード６とを接続するユニット内のバスラインであ
る。なお、各入出力カード６はプラント等の制御対象内
のセンサ等に接続されており、各センサからの検出デー
タを受信して一旦格納したり、ＣＰＵ部１から送られて
来る制御信号を一旦格納した後、制御対象に送信するた
めのメモリを有している。
【０００４】ＣＰＵ部１において、８はプログラムを実
行するＣＰＵ、９は入出力カード２1〜２nと通信を行う
バッファ部、１０はバスライン３，７上の各部の故障を
検出する故障検出回路、１１は故障検出回路１０の検出
に応じて動作しメモリを含む故障処理回路である。
行するＣＰＵ、９は入出力カード２1〜２nと通信を行う
バッファ部、１０はバスライン３，７上の各部の故障を
検出する故障検出回路、１１は故障検出回路１０の検出
に応じて動作しメモリを含む故障処理回路である。
【０００５】次に動作について説明する。通常、ＣＰＵ
部１においては、プログラムの流れに沿ってＣＰＵ８に
より実行処理がなされる。入出力に関する命令があると
入出力カード６を指定するアドレス及び制御信号がバッ
ファ部９、バスライン３、各カードユニット２1〜２nの
バッファカード５及びバスライン７を介して各入出力カ
ード６に流れる。そしてアドレス一致した入出力カード
６が制御信号を格納した後、所定のタイミングで制御対
象に送る。また、制御対象から送られて来たデータを格
納し、ＣＰＵ部１の指示によりＣＰＵ部１に送信する。
部１においては、プログラムの流れに沿ってＣＰＵ８に
より実行処理がなされる。入出力に関する命令があると
入出力カード６を指定するアドレス及び制御信号がバッ
ファ部９、バスライン３、各カードユニット２1〜２nの
バッファカード５及びバスライン７を介して各入出力カ
ード６に流れる。そしてアドレス一致した入出力カード
６が制御信号を格納した後、所定のタイミングで制御対
象に送る。また、制御対象から送られて来たデータを格
納し、ＣＰＵ部１の指示によりＣＰＵ部１に送信する。
【０００６】この過程において、故障検出回路１０で故
障が検出されると、故障処理回路１１によりリトライ動
作がなされ、規定回数リトライがなされても復旧しない
場合は、故障が有ったことを示す故障情報を故障処理回
路１１のメモリに記憶した後、次の命令の処理を行う。
障が検出されると、故障処理回路１１によりリトライ動
作がなされ、規定回数リトライがなされても復旧しない
場合は、故障が有ったことを示す故障情報を故障処理回
路１１のメモリに記憶した後、次の命令の処理を行う。
【０００７】上記次の命令の処理の実行中又はその後の
命令の実行中に故障が検出されると、同様にしてリトラ
イ動作が行われ、復旧しない場合は故障処理回路１１の
メモリに故障情報が記憶される。このように、プログラ
ムの命令を一つ一つ実行する時に故障検出が成される。
また、上記メモリには、例えば２回分の故障情報を記憶
できるように成されている。
命令の実行中に故障が検出されると、同様にしてリトラ
イ動作が行われ、復旧しない場合は故障処理回路１１の
メモリに故障情報が記憶される。このように、プログラ
ムの命令を一つ一つ実行する時に故障検出が成される。
また、上記メモリには、例えば２回分の故障情報を記憶
できるように成されている。
【０００８】上記記憶された故障情報に基いて故障個所
を特定する場合、例えばＣＰＵ部１がカードユニット２
1 内の入出力カード６をアクセスしているときに故障が
検出された場合は、共通のバスライン３上の故障又はカ
ードユニット２1 内の故障又は両方の故障が考えられ
る。バスライン３上の故障とした場合は、次の命令で他
のカードユニット２2〜２nをアクセスしても全ての故障
が検出されることになるが、故障情報が足りないため、
バスライン３の故障か否かは判らない。
を特定する場合、例えばＣＰＵ部１がカードユニット２
1 内の入出力カード６をアクセスしているときに故障が
検出された場合は、共通のバスライン３上の故障又はカ
ードユニット２1 内の故障又は両方の故障が考えられ
る。バスライン３上の故障とした場合は、次の命令で他
のカードユニット２2〜２nをアクセスしても全ての故障
が検出されることになるが、故障情報が足りないため、
バスライン３の故障か否かは判らない。
【０００９】実際には上記の場合の他にあるカードユニ
ットをアクセスしたときは正常で、他のカードユニット
をアクセスしたときは故障が検出されたりするため、故
障情報から故障個所を特定することは非常に困難であ
り、従来は人がバスライン３、カードユニット２1〜２n
について一つ一つ故障個所を探すようにしている。
ットをアクセスしたときは正常で、他のカードユニット
をアクセスしたときは故障が検出されたりするため、故
障情報から故障個所を特定することは非常に困難であ
り、従来は人がバスライン３、カードユニット２1〜２n
について一つ一つ故障個所を探すようにしている。
【００１０】
【発明が解決しようとする課題】従来のプログラマブル
コントローラは以上のように構成されているので、故障
情報はプログラムの流れに沿ってしか得られないことか
ら、共通部の故障（バスライン３上の故障）であっても
ローカル的な故障（カードユニット２1〜２n内の故障）
と誤って判断されたりする等、故障個所の特定が非常に
困難であり、このため故障の復旧が大幅に遅れるなどの
課題があった。
コントローラは以上のように構成されているので、故障
情報はプログラムの流れに沿ってしか得られないことか
ら、共通部の故障（バスライン３上の故障）であっても
ローカル的な故障（カードユニット２1〜２n内の故障）
と誤って判断されたりする等、故障個所の特定が非常に
困難であり、このため故障の復旧が大幅に遅れるなどの
課題があった。
【００１１】この発明は上記のような課題を解消するた
めになされたもので、共通部の故障又はローカル部の故
障の特定が容易にできるプログラマブルコントローラの
故障検出装置を得ることを目的としている。
めになされたもので、共通部の故障又はローカル部の故
障の特定が容易にできるプログラマブルコントローラの
故障検出装置を得ることを目的としている。
【００１２】
【課題を解決するための手段】この発明に係るプログラ
マブルコントローラの故障検出装置は、故障の検出がな
された場合、各カードユニット内の予め登録された入出
力カードに対しリード又はライトのテスト用のアクセス
を行い、その結果により、故障発生範囲を知ることがで
きるようにしたものである。
マブルコントローラの故障検出装置は、故障の検出がな
された場合、各カードユニット内の予め登録された入出
力カードに対しリード又はライトのテスト用のアクセス
を行い、その結果により、故障発生範囲を知ることがで
きるようにしたものである。
【００１３】
【作用】この発明におけるプログラマブルコントローラ
の故障検出装置は、予め登録された入出力カードに対す
るリード又はライト動作を行うことにより、故障発生範
囲が明確となり、その故障発生範囲から故障個所の特定
が容易となる。
の故障検出装置は、予め登録された入出力カードに対す
るリード又はライト動作を行うことにより、故障発生範
囲が明確となり、その故障発生範囲から故障個所の特定
が容易となる。
【００１４】
実施例１．以下、この発明の一実施例を図について説明
する。図１においては図２と対応する部分には同一符号
を付して説明を省略する。図１において、１２は故障が
検出された場合にＣＰＵ部１がテスト用のアクセスを行
うべき入出力カード６が予め登録された登録部としての
テーブルである。登録される入出力カード６は、例えば
各カードユニット２1〜２nから１つ選ばれている。１３
はテスト結果を格納するメモリである。
する。図１においては図２と対応する部分には同一符号
を付して説明を省略する。図１において、１２は故障が
検出された場合にＣＰＵ部１がテスト用のアクセスを行
うべき入出力カード６が予め登録された登録部としての
テーブルである。登録される入出力カード６は、例えば
各カードユニット２1〜２nから１つ選ばれている。１３
はテスト結果を格納するメモリである。
【００１５】次に動作について説明する。入出力に関す
る命令の実行処理により、故障検出回路１０で故障が検
出されると、テスト用のアクセスが行なわれる入出力カ
ード６が登録されたテーブル１２が読み出される。ＣＰ
Ｕ８は本来のプログラムの流れから一旦外れて、テーブ
ル１２より順次に読み出される各入出力カード６に対し
てテスト用アクセスとしてのリード又はライト動作を行
うように故障処理回路１１に指示する。故障処理回路１
１は各入出力カード６についてテストを行い、そのテス
ト結果（応答結果）を各入出力カード６別にメモリ１３
に格納する。
る命令の実行処理により、故障検出回路１０で故障が検
出されると、テスト用のアクセスが行なわれる入出力カ
ード６が登録されたテーブル１２が読み出される。ＣＰ
Ｕ８は本来のプログラムの流れから一旦外れて、テーブ
ル１２より順次に読み出される各入出力カード６に対し
てテスト用アクセスとしてのリード又はライト動作を行
うように故障処理回路１１に指示する。故障処理回路１
１は各入出力カード６についてテストを行い、そのテス
ト結果（応答結果）を各入出力カード６別にメモリ１３
に格納する。
【００１６】以上によれば、メモリ１３の内容を検討す
ることによって、故障個所のおよその見当をつけること
ができる。例えば、全ての入出力カード６についてテス
ト結果が異常を示していれば、共通部の故障と判定する
ことができる。また特定の入出力カード６について異常
があれば、その入出力カードが存在するカードユニット
に関するローカル的な故障と判定することができ、従来
よりも故障個所がある故障発生範囲の特定が容易にな
る。
ることによって、故障個所のおよその見当をつけること
ができる。例えば、全ての入出力カード６についてテス
ト結果が異常を示していれば、共通部の故障と判定する
ことができる。また特定の入出力カード６について異常
があれば、その入出力カードが存在するカードユニット
に関するローカル的な故障と判定することができ、従来
よりも故障個所がある故障発生範囲の特定が容易にな
る。
【００１７】実施例２．なお、上記実施例１では予め登
録された入出力カード６に対してリード又はライト動作
をハードウェア的に行なう場合について説明したが、故
障が割込みで通知される場合は、その割込みに対応する
アプリケーションプログラムにて登録しておいてもよ
く、上記実施例１と同様の効果を奏する。
録された入出力カード６に対してリード又はライト動作
をハードウェア的に行なう場合について説明したが、故
障が割込みで通知される場合は、その割込みに対応する
アプリケーションプログラムにて登録しておいてもよ
く、上記実施例１と同様の効果を奏する。
【００１８】実施例３．さらに予め登録された入出力カ
ード６のみでなく、システム全体の入出力カードを対象
にリード，ライトを行うようにしてもよく、上記実施例
１と同様の効果を奏する。
ード６のみでなく、システム全体の入出力カードを対象
にリード，ライトを行うようにしてもよく、上記実施例
１と同様の効果を奏する。
【００１９】
【発明の効果】以上のように、この発明によれば１つの
故障発生に対して予め登録された入出力カードについて
テストを行い、テスト結果を入出力カード別に記憶する
ように構成したので、故障部位の特定が容易で短期復旧
が可能な稼動率の高いシステムが得られるという効果が
ある。
故障発生に対して予め登録された入出力カードについて
テストを行い、テスト結果を入出力カード別に記憶する
ように構成したので、故障部位の特定が容易で短期復旧
が可能な稼動率の高いシステムが得られるという効果が
ある。
【図１】この発明の一実施例によるプログラマブルコン
トローラの故障検出装置を示すシステム構成図である。
トローラの故障検出装置を示すシステム構成図である。
【図２】従来のプログラマブルコントローラを示すシス
テム構成図である。
テム構成図である。
１ ＣＰＵ部（中央制御装置） ２1〜２n カードユニット ３ 共通のバスライン ６ 入出力カード ７ ユニット内バスライン １０ 故障検出回路 １１ 故障処理回路 １２ テーブル（登録部） １３ メモリ
Claims (1)
- 【特許請求の範囲】 【請求項１】 それぞれ複数の入出力カードがユニット
内バスラインを介して接続されて成る複数のカードユニ
ットと中央制御装置とが共通のバスラインを介して接続
されて成り、上記中央制御装置にはシステムの故障を検
出する故障検出回路が設けられているプログラマブルコ
ントローラにおいて、上記故障検出回路が故障を検出し
たときテストを行うべき複数の入出力カードを予め登録
する登録部と、上記登録部に登録された入出力カードに
ついて順次テストを行う故障処理回路と、上記故障処理
回路によるテスト結果が入出力カード別に格納されるメ
モリとを設けたことを特徴とするプログラマブルコント
ローラの故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189566A JPH0511818A (ja) | 1991-07-04 | 1991-07-04 | プログラマブルコントローラの故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189566A JPH0511818A (ja) | 1991-07-04 | 1991-07-04 | プログラマブルコントローラの故障検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511818A true JPH0511818A (ja) | 1993-01-22 |
Family
ID=16243481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189566A Pending JPH0511818A (ja) | 1991-07-04 | 1991-07-04 | プログラマブルコントローラの故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104914845A (zh) * | 2014-03-14 | 2015-09-16 | 深圳市赛格导航科技股份有限公司 | 一种基于工控机的车身控制器故障测试方法和系统 |
-
1991
- 1991-07-04 JP JP3189566A patent/JPH0511818A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104914845A (zh) * | 2014-03-14 | 2015-09-16 | 深圳市赛格导航科技股份有限公司 | 一种基于工控机的车身控制器故障测试方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0511818A (ja) | プログラマブルコントローラの故障検出装置 | |
| JP2570995B2 (ja) | ディスク制御装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPH0264745A (ja) | インターフェース制御装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPH0310347A (ja) | 故障検出回路 | |
| JP2831480B2 (ja) | 情報処理装置の障害検知方法 | |
| JPH02297650A (ja) | 受信装置 | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JPH0312748A (ja) | 故障診断方式 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH056897B2 (ja) | ||
| JPH05143197A (ja) | 演算処理装置 | |
| JPH04257044A (ja) | バスパリティエラー発生位置検出方式 | |
| JPS63200248A (ja) | メモリアクセス処理方式 | |
| JPH03125246A (ja) | メモリテスト装置 | |
| JPH04181448A (ja) | メモリテスト装置 | |
| JPH05216718A (ja) | デバッグ方法 | |
| JPS6386053A (ja) | 情報処理装置 | |
| JPH01303531A (ja) | 複数ユニット・スキャン制御方式 | |
| JPH0322037A (ja) | 故障診断方式 | |
| JPH01274260A (ja) | 入出力制御用アダプタ | |
| JPH05216856A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
| JPH0713879A (ja) | バス接続装置 |