JPH08202635A - Ｄｍａコントローラ - Google Patents
ＤｍａコントローラInfo
- Publication number
- JPH08202635A JPH08202635A JP7012737A JP1273795A JPH08202635A JP H08202635 A JPH08202635 A JP H08202635A JP 7012737 A JP7012737 A JP 7012737A JP 1273795 A JP1273795 A JP 1273795A JP H08202635 A JPH08202635 A JP H08202635A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- error
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 転送エラーの検出が行なわれた場合に、ＤＭ
Ａ転送全体の処理速度に及ぼす影響を極力抑制する。 【構成】 テーブルアクセス制御部２は動作定義テーブ
ル１からＤＭＡ動作データを取り出し、これを内部レジ
スタ３に格納する。ＤＭＡ転送制御手段５は、この動作
データに基いてＩ／Ｏバス８を制御し転送を行う。転送
異常検出手段６は転送内容を監視しており、転送エラー
を検出すると、その内容をエラー情報テーブル７に書込
むと共に、制御部２にウエイト信号を出力して次の動作
データの取り出しに対して待ったをかける。そして、手
段６は手段５に対してリトライ要求信号を出力し、リト
ライに基く転送結果の正常又は異常をテーブル７の内容
と比較することにより行う。このリトライを設定回数だ
け行なっても、依然として正常に転送できない場合に、
手段６はＣＰＵに転送異常信号を出力する。
Ａ転送全体の処理速度に及ぼす影響を極力抑制する。 【構成】 テーブルアクセス制御部２は動作定義テーブ
ル１からＤＭＡ動作データを取り出し、これを内部レジ
スタ３に格納する。ＤＭＡ転送制御手段５は、この動作
データに基いてＩ／Ｏバス８を制御し転送を行う。転送
異常検出手段６は転送内容を監視しており、転送エラー
を検出すると、その内容をエラー情報テーブル７に書込
むと共に、制御部２にウエイト信号を出力して次の動作
データの取り出しに対して待ったをかける。そして、手
段６は手段５に対してリトライ要求信号を出力し、リト
ライに基く転送結果の正常又は異常をテーブル７の内容
と比較することにより行う。このリトライを設定回数だ
け行なっても、依然として正常に転送できない場合に、
手段６はＣＰＵに転送異常信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ間のＤＭＡ転送
を制御するＤＭＡコントローラに関するものである。
を制御するＤＭＡコントローラに関するものである。
【０００２】
【従来の技術】一般に、Ｉ／Ｏ（入出力）装置とメモリ
との間、あるいは複数のメモリ相互間のデータ転送に
は、ＣＰＵを介さずに高速データ転送を行なうＤＭＡコ
ントローラが広く用いられている。
との間、あるいは複数のメモリ相互間のデータ転送に
は、ＣＰＵを介さずに高速データ転送を行なうＤＭＡコ
ントローラが広く用いられている。
【０００３】この種のＤＭＡコントローラとしては、例
えば、各ＤＭＡチャンネル毎にデータ長が設定され、転
送元アドレス及び転送先アドレスの指定や自動アドレス
更新機能により連続転送処理を行うものがある。あるい
は、転送元アドレス及び転送先アドレスが記憶されたメ
モリのアドレスをアドレスポインタによってメモリ上で
連結させ、連鎖的に転送処理を実行するものがある。
えば、各ＤＭＡチャンネル毎にデータ長が設定され、転
送元アドレス及び転送先アドレスの指定や自動アドレス
更新機能により連続転送処理を行うものがある。あるい
は、転送元アドレス及び転送先アドレスが記憶されたメ
モリのアドレスをアドレスポインタによってメモリ上で
連結させ、連鎖的に転送処理を実行するものがある。
【０００４】さらに、このような処理を発展させたもの
として、動作定義テーブルを備え、周期的な転送指令を
受けたときに、この動作定義テーブルに設定された内容
に基いてＤＭＡ転送制御を行うＤＭＡコントローラも考
え出されている。ここで、動作定義テーブルとは、ＤＭ
Ａ転送される複数の対象データ毎に転送元アドレス及び
転送先アドレスや読出動作又は書込動作の別が転送動作
情報として設定されているテーブルのことである。
として、動作定義テーブルを備え、周期的な転送指令を
受けたときに、この動作定義テーブルに設定された内容
に基いてＤＭＡ転送制御を行うＤＭＡコントローラも考
え出されている。ここで、動作定義テーブルとは、ＤＭ
Ａ転送される複数の対象データ毎に転送元アドレス及び
転送先アドレスや読出動作又は書込動作の別が転送動作
情報として設定されているテーブルのことである。
【０００５】このような動作定義テーブルを持つＤＭＡ
コントローラは、通常、動作定義テーブルから転送デー
タを取り出す動作定義テーブル制御手段と、この取り出
した転送データに基きＩ／Ｏバスの制御を行うＤＭＡ転
送制御手段と、を備え、さらに、このＤＭＡ転送制御手
段の制御内容の読出しは基き転送異常を検出する転送異
常検出手段を備えた構成となっている。
コントローラは、通常、動作定義テーブルから転送デー
タを取り出す動作定義テーブル制御手段と、この取り出
した転送データに基きＩ／Ｏバスの制御を行うＤＭＡ転
送制御手段と、を備え、さらに、このＤＭＡ転送制御手
段の制御内容の読出しは基き転送異常を検出する転送異
常検出手段を備えた構成となっている。
【０００６】そして、ＤＭＡ転送中にパリティエラーな
どのエラーを検出した場合、ＤＭＡコントローラはＣＰ
Ｕに対してエラー割込み信号を出力する。ＣＰＵは、こ
の割込み信号の入力に基いて、エラー処理を行うと共
に、ＤＭＡコントローラにリトライを要求して、再度同
一内容のＤＭＡ転送を行うようにしている。
どのエラーを検出した場合、ＤＭＡコントローラはＣＰ
Ｕに対してエラー割込み信号を出力する。ＣＰＵは、こ
の割込み信号の入力に基いて、エラー処理を行うと共
に、ＤＭＡコントローラにリトライを要求して、再度同
一内容のＤＭＡ転送を行うようにしている。
【０００７】
【発明が解決しようとする課題】ところで、ＤＭＡコン
トローラは上記のエラー割込み信号を出力すると、ＤＭ
Ａ転送を一時中断してＣＰＵからの処理命令を待つよう
になっている。しかし、ＤＭＡコントローラが何時処理
命令を受け取るかは、ＣＰＵの負荷状態と処理速度とに
依存するため、必ずしも一義的に定まるわけではない。
したがって、従来のＤＭＡコントローラにおいては、エ
ラー検出が行なわれると、エラー処理のためにＤＭＡ転
送全体の処理速度に大きな影響を与えることがあった。
トローラは上記のエラー割込み信号を出力すると、ＤＭ
Ａ転送を一時中断してＣＰＵからの処理命令を待つよう
になっている。しかし、ＤＭＡコントローラが何時処理
命令を受け取るかは、ＣＰＵの負荷状態と処理速度とに
依存するため、必ずしも一義的に定まるわけではない。
したがって、従来のＤＭＡコントローラにおいては、エ
ラー検出が行なわれると、エラー処理のためにＤＭＡ転
送全体の処理速度に大きな影響を与えることがあった。
【０００８】本発明は上記事情に鑑みてなされたもので
あり、エラー検出が行なわれた場合に、ＤＭＡ転送全体
の処理速度に及ぼす影響を極力抑制することが可能なＤ
ＭＡコントローラを提供することを目的としている。
あり、エラー検出が行なわれた場合に、ＤＭＡ転送全体
の処理速度に及ぼす影響を極力抑制することが可能なＤ
ＭＡコントローラを提供することを目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の手段として、請求項１記載の発明は、ＤＭＡ転送の動
作内容についての転送データが記憶された動作定義テー
ブルと、ＤＭＡ転送要求に対応する転送データを前記動
作定義テーブルから取り出す動作定義テーブル制御手段
と、前記動作定義テーブル制御手段が取り出した転送デ
ータに基いてＩ／Ｏバスの制御を行うＤＭＡ転送制御手
段と、前記ＤＭＡ転送制御手段のＩ／Ｏバス制御に基く
ＤＭＡ転送制御の内容を読出し、転送異常信号を出力す
る転送異常検出手段と、を備えたＤＭＡコントローラに
おいて、前記転送異常検出手段は、前記読出しにより転
送エラーを検出したときに、前記動作定義テーブル制御
手段に対して前記転送データの次回の取り出しを拘束す
るウエイト信号を出力すると共に、前記ＤＭＡ転送制御
手段に対してリトライ要求信号を出力し、このリトライ
要求に基くＤＭＡ転送制御についても転送エラーが発生
したと判別した場合に、前記転送異常信号を出力するも
のである、ことを特徴とする。
の手段として、請求項１記載の発明は、ＤＭＡ転送の動
作内容についての転送データが記憶された動作定義テー
ブルと、ＤＭＡ転送要求に対応する転送データを前記動
作定義テーブルから取り出す動作定義テーブル制御手段
と、前記動作定義テーブル制御手段が取り出した転送デ
ータに基いてＩ／Ｏバスの制御を行うＤＭＡ転送制御手
段と、前記ＤＭＡ転送制御手段のＩ／Ｏバス制御に基く
ＤＭＡ転送制御の内容を読出し、転送異常信号を出力す
る転送異常検出手段と、を備えたＤＭＡコントローラに
おいて、前記転送異常検出手段は、前記読出しにより転
送エラーを検出したときに、前記動作定義テーブル制御
手段に対して前記転送データの次回の取り出しを拘束す
るウエイト信号を出力すると共に、前記ＤＭＡ転送制御
手段に対してリトライ要求信号を出力し、このリトライ
要求に基くＤＭＡ転送制御についても転送エラーが発生
したと判別した場合に、前記転送異常信号を出力するも
のである、ことを特徴とする。
【００１０】請求項２記載の発明は、請求項１記載の発
明において、前記転送異常検出手段は、前記リトライ要
求に基くＤＭＡ転送制御について、予め設定された回数
以上転送エラーを検出した場合に、転送エラーの前記発
生を判別するものである、ことを特徴とする。
明において、前記転送異常検出手段は、前記リトライ要
求に基くＤＭＡ転送制御について、予め設定された回数
以上転送エラーを検出した場合に、転送エラーの前記発
生を判別するものである、ことを特徴とする。
【００１１】請求項３記載の発明は、請求項１又は２記
載の発明において、前記転送異常検出手段が検出した転
送エラーの内容を記憶するエラー情報テーブルを備えて
おり、前記転送異常検出手段は、前記エラー情報テーブ
ルに記憶された内容と、前記リトライ要求後のＤＭＡ転
送の制御結果とを比較することにより、このリトライ要
求に基くＤＭＡ転送制御について転送エラーの前記発生
の有無を判別するものである、ことを特徴とする。
載の発明において、前記転送異常検出手段が検出した転
送エラーの内容を記憶するエラー情報テーブルを備えて
おり、前記転送異常検出手段は、前記エラー情報テーブ
ルに記憶された内容と、前記リトライ要求後のＤＭＡ転
送の制御結果とを比較することにより、このリトライ要
求に基くＤＭＡ転送制御について転送エラーの前記発生
の有無を判別するものである、ことを特徴とする。
【００１２】
【作用】請求項１記載の発明の構成において、転送異常
検出手段は、転送エラーを検出したときに直ちに転送異
常信号を出力するのではなく、リトライ要求を行ない、
このリトライ要求に基くＤＭＡ転送制御についてもなお
転送エラーが続いて発生する場合に転送異常信号を出力
する。すなわち、ＣＰＵを介さずに、ＤＭＡコントロー
ラ自身の機能によりリトライ処理を行うので、リトライ
処理が高速化される。
検出手段は、転送エラーを検出したときに直ちに転送異
常信号を出力するのではなく、リトライ要求を行ない、
このリトライ要求に基くＤＭＡ転送制御についてもなお
転送エラーが続いて発生する場合に転送異常信号を出力
する。すなわち、ＣＰＵを介さずに、ＤＭＡコントロー
ラ自身の機能によりリトライ処理を行うので、リトライ
処理が高速化される。
【００１３】請求項２記載の発明の構成によれば、リト
ライ要求を行う回数が定められているので、不必要なリ
トライが際限なく繰返されることが防止される。
ライ要求を行う回数が定められているので、不必要なリ
トライが際限なく繰返されることが防止される。
【００１４】請求項３記載の発明の構成によれば、検出
されたエーラー内容は、ＲＡＳ情報としてエラー情報テ
ーブルに記憶され、転送異常検出手段が、リトライ要求
後の転送においても依然としてエラーが発生しているか
否かを判別する際の判断資料として用いられる。
されたエーラー内容は、ＲＡＳ情報としてエラー情報テ
ーブルに記憶され、転送異常検出手段が、リトライ要求
後の転送においても依然としてエラーが発生しているか
否かを判別する際の判断資料として用いられる。
【００１５】
【実施例】以下、本発明の実施例を図１に基き説明す
る。この実施例に係るＤＭＡコントローラは、動作定義
テーブル１、テーブルアクセス制御部２及び内部レジス
タ３から成る動作定義テーブル制御手段４、ＤＭＡ転送
制御手段５、転送異常検出手段６、及びエラー情報テー
ブル７により構成されている。なお、８はＩ／Ｏバスで
ある。
る。この実施例に係るＤＭＡコントローラは、動作定義
テーブル１、テーブルアクセス制御部２及び内部レジス
タ３から成る動作定義テーブル制御手段４、ＤＭＡ転送
制御手段５、転送異常検出手段６、及びエラー情報テー
ブル７により構成されている。なお、８はＩ／Ｏバスで
ある。
【００１６】次に、上記のように構成される本実施例の
動作につき説明する。まず、ＤＭＡコントローラの初期
化時に、ソース／ディスティネーション・アドレス、リ
ード／ライトなどのＤＭＡ転送に必要なＤＭＡ動作デー
タが動作定義テーブル１に書込まれる。上記の初期化が
行なわれると、テーブルアクセス制御部２は、ＣＰＵ
（図示せず）からＤＭＡ転送要求信号をサイクリックに
入力し、そのＤＭＡ転送要求に対応するＤＭＡ動作デー
タを動作定義デーブル１から取出して内部レジスタ３に
格納する。ＤＭＡ転送制御手段５は、内部レジスタ３に
格納されたデータに基いてＩ／Ｏバス８の制御を行な
い、アドレスの送出やコマンド出力等を行なう。
動作につき説明する。まず、ＤＭＡコントローラの初期
化時に、ソース／ディスティネーション・アドレス、リ
ード／ライトなどのＤＭＡ転送に必要なＤＭＡ動作デー
タが動作定義テーブル１に書込まれる。上記の初期化が
行なわれると、テーブルアクセス制御部２は、ＣＰＵ
（図示せず）からＤＭＡ転送要求信号をサイクリックに
入力し、そのＤＭＡ転送要求に対応するＤＭＡ動作デー
タを動作定義デーブル１から取出して内部レジスタ３に
格納する。ＤＭＡ転送制御手段５は、内部レジスタ３に
格納されたデータに基いてＩ／Ｏバス８の制御を行な
い、アドレスの送出やコマンド出力等を行なう。
【００１７】このようなＤＭＡ転送が行なわれている
間、転送異常検出手段６は、ＤＭＡ転送制御手段５及び
Ｉ／Ｏバス８から転送内容を取込み、パリティエラーや
応答時間オーバー等の転送エラーが生じていないかどう
かをチェックする。そして、転送異常検出手段６は、エ
ラーを検出すると、そのエラー内容をＲＡＳ情報として
エラー情報テーブル７に書込む。このエラー情報テーブ
ル７には、動作定義テーブル１に対応するソース／ディ
スティネーション・アドレスが書込まれており、転送異
常検出手段６は該当するソース／ディスティネーション
・アドレスの欄に上記のエラー内容を書込む。
間、転送異常検出手段６は、ＤＭＡ転送制御手段５及び
Ｉ／Ｏバス８から転送内容を取込み、パリティエラーや
応答時間オーバー等の転送エラーが生じていないかどう
かをチェックする。そして、転送異常検出手段６は、エ
ラーを検出すると、そのエラー内容をＲＡＳ情報として
エラー情報テーブル７に書込む。このエラー情報テーブ
ル７には、動作定義テーブル１に対応するソース／ディ
スティネーション・アドレスが書込まれており、転送異
常検出手段６は該当するソース／ディスティネーション
・アドレスの欄に上記のエラー内容を書込む。
【００１８】転送異常検出手段６は、エラー情報テーブ
ル７に書込みを行うと同時に、テーブルアクセス制御部
２にウエイト信号を出力し、先読みしてある次のＤＭＡ
転送についての動作データを内部レジスタ３に格納する
ことに対して待ったをかけるようにする。そして、転送
異常検出手段６は、エラー情報テーブル７の書込みを終
えると、ＤＭＡ転送制御手段５にリトライ要求信号を出
力し、再度、同一のＤＭＡ転送を実行させ、その転送結
果の正常又は異常を判別する。この判別はリトライ要求
に基く転送結果とエラー情報テーブル７に書込まれたエ
ラー内容とを比較することにより行う。
ル７に書込みを行うと同時に、テーブルアクセス制御部
２にウエイト信号を出力し、先読みしてある次のＤＭＡ
転送についての動作データを内部レジスタ３に格納する
ことに対して待ったをかけるようにする。そして、転送
異常検出手段６は、エラー情報テーブル７の書込みを終
えると、ＤＭＡ転送制御手段５にリトライ要求信号を出
力し、再度、同一のＤＭＡ転送を実行させ、その転送結
果の正常又は異常を判別する。この判別はリトライ要求
に基く転送結果とエラー情報テーブル７に書込まれたエ
ラー内容とを比較することにより行う。
【００１９】リトライ要求に基くＤＭＡ転送が正常に終
了した場合、転送異常検出手段６は、ウエイト信号の出
力を解除する。これにより、テーブルアクセス制御部２
は、先読みしてある次のＤＭＡ転送についての動作デー
タを内部レジスタ３に格納する。ＤＭＡ転送制御手段５
は、この内部レジスタ３に格納されたデータに基いて、
前回と同様に、Ｉ／Ｏバス８の制御を行う。
了した場合、転送異常検出手段６は、ウエイト信号の出
力を解除する。これにより、テーブルアクセス制御部２
は、先読みしてある次のＤＭＡ転送についての動作デー
タを内部レジスタ３に格納する。ＤＭＡ転送制御手段５
は、この内部レジスタ３に格納されたデータに基いて、
前回と同様に、Ｉ／Ｏバス８の制御を行う。
【００２０】しかし、リトライ要求に基くＤＭＡ転送の
結果が依然として異常である場合、転送異常検出手段６
は、そのままウエイト信号の出力を継続させ、エラー情
報テーブル７に対する書込み、及びＤＭＡ転送制御手段
５に対するリトライ要求信号の出力を繰り返す。転送異
常検出手段６には、このようなリトライ動作を繰り返す
回数が予め設定されており、転送異常検出手段６はこの
リトライ設定回数をオーバーした時点で転送異常信号を
ＣＰＵに出力する。これによって、そのＤＭＡ転送につ
いての動作は終了し、ＤＭＡコントローラは次のＤＭＡ
転送を行うことになる。
結果が依然として異常である場合、転送異常検出手段６
は、そのままウエイト信号の出力を継続させ、エラー情
報テーブル７に対する書込み、及びＤＭＡ転送制御手段
５に対するリトライ要求信号の出力を繰り返す。転送異
常検出手段６には、このようなリトライ動作を繰り返す
回数が予め設定されており、転送異常検出手段６はこの
リトライ設定回数をオーバーした時点で転送異常信号を
ＣＰＵに出力する。これによって、そのＤＭＡ転送につ
いての動作は終了し、ＤＭＡコントローラは次のＤＭＡ
転送を行うことになる。
【００２１】上記の実施例によれば、ＤＭＡ転送中に転
送エラーを検出した場合であっても、ＤＭＡコントロー
ラ自身の機能によって、任意の回数のリトライを自動的
に行うことができる。また、リトライを繰り返しても転
送が正常に終了しない場合であっても、ＣＰＵに転送異
常信号を出力して次のＤＭＡ転送を開始するようになっ
ているので、ＣＰＵによるエラー処理と、ＤＭＡコント
ローラによるＤＭＡ転送とを、同時に平行して実行する
ことが可能になる。さらに、動作定義テーブル１及びエ
ラー情報テーブル７の各ソース／ディスティネーション
・アドレスはそれぞれ対応関係を有しているので、どの
ＤＭＡ転送でエラーが検出されたかについて容易に知る
ことができる。
送エラーを検出した場合であっても、ＤＭＡコントロー
ラ自身の機能によって、任意の回数のリトライを自動的
に行うことができる。また、リトライを繰り返しても転
送が正常に終了しない場合であっても、ＣＰＵに転送異
常信号を出力して次のＤＭＡ転送を開始するようになっ
ているので、ＣＰＵによるエラー処理と、ＤＭＡコント
ローラによるＤＭＡ転送とを、同時に平行して実行する
ことが可能になる。さらに、動作定義テーブル１及びエ
ラー情報テーブル７の各ソース／ディスティネーション
・アドレスはそれぞれ対応関係を有しているので、どの
ＤＭＡ転送でエラーが検出されたかについて容易に知る
ことができる。
【００２２】なお、上記したように、転送異常検出手段
６はリトライ動作が設定回数をオーバーした時点でＣＰ
Ｕに転送異常信号を出力するようになっているが、この
転送異常が永久的異常又は過渡的異常のいずれであるか
は必ずしも特定することができない。これら永久的異
常、過渡的異常についての判別は別の技術により行なわ
れることになる。
６はリトライ動作が設定回数をオーバーした時点でＣＰ
Ｕに転送異常信号を出力するようになっているが、この
転送異常が永久的異常又は過渡的異常のいずれであるか
は必ずしも特定することができない。これら永久的異
常、過渡的異常についての判別は別の技術により行なわ
れることになる。
【００２３】
【発明の効果】以上のように、本発明によれば、転送エ
ラーが検出された場合に、ＣＰＵを介在させることなく
ＤＭＡコントローラ自身の機能によりリトライ処理を行
うことができるので、ＣＰＵの負荷を軽減することがで
き、また、ＣＰＵの割込み処理時間をなくすことができ
るので、ＤＭＡ転送におけるリトライ処理の高速化を図
ることもできる。すなわち、転送エラーの検出が行なわ
れた場合に、ＤＭＡ転送全体の処理速度に及ぼす影響を
極力抑制することが可能になる。
ラーが検出された場合に、ＣＰＵを介在させることなく
ＤＭＡコントローラ自身の機能によりリトライ処理を行
うことができるので、ＣＰＵの負荷を軽減することがで
き、また、ＣＰＵの割込み処理時間をなくすことができ
るので、ＤＭＡ転送におけるリトライ処理の高速化を図
ることもできる。すなわち、転送エラーの検出が行なわ
れた場合に、ＤＭＡ転送全体の処理速度に及ぼす影響を
極力抑制することが可能になる。
【図１】本発明の実施例の構成を示すブロック図。
１ 動作定義テーブル ２ テーブルアクセス制御部 ３ 内部レジスタ ４ 動作定義テーブル制御手段 ５ ＤＭＡ転送制御手段 ６ 転送異常検出手段 ７ エラー情報テーブル ８ Ｉ／Ｏバス
Claims (3)
- 【請求項１】ＤＭＡ転送の動作内容についての転送デー
タが記憶された動作定義テーブルと、 ＤＭＡ転送要求に対応する転送データを前記動作定義テ
ーブルから取り出す動作定義テーブル制御手段と、 前記動作定義テーブル制御手段が取り出した転送データ
に基いてＩ／Ｏバスの制御を行うＤＭＡ転送制御手段
と、 前記ＤＭＡ転送制御手段のＩ／Ｏバス制御に基くＤＭＡ
転送制御の内容を読出し、転送異常信号を出力する転送
異常検出手段と、 を備えたＤＭＡコントローラにおいて、 前記転送異常検出手段は、 前記読出しにより転送エラーを検出したときに、前記動
作定義テーブル制御手段に対して前記転送データの次回
の取り出しを拘束するウエイト信号を出力すると共に、
前記ＤＭＡ転送制御手段に対してリトライ要求信号を出
力し、このリトライ要求に基くＤＭＡ転送制御について
も転送エラーが発生したと判別した場合に、前記転送異
常信号を出力するものである、 ことを特徴とするＤＭＡコントローラ。 - 【請求項２】請求項１記載のＤＭＡコントローラにおい
て、 前記転送異常検出手段は、 前記リトライ要求に基くＤＭＡ転送制御について、予め
設定された回数以上転送エラーを検出した場合に、転送
エラーの前記発生を判別するものである、 ことを特徴とするＤＭＡコントローラ。 - 【請求項３】請求項１又は２記載のＤＭＡコントローラ
において、 前記転送異常検出手段が検出した転送エラーの内容を記
憶するエラー情報テーブルを備えており、 前記転送異常検出手段は、前記エラー情報テーブルに記
憶された内容と、前記リトライ要求後のＤＭＡ転送の制
御結果とを比較することにより、このリトライ要求に基
くＤＭＡ転送制御について転送エラーの前記発生の有無
を判別するものである、 ことを特徴とするＤＭＡコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012737A JPH08202635A (ja) | 1995-01-30 | 1995-01-30 | Ｄｍａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012737A JPH08202635A (ja) | 1995-01-30 | 1995-01-30 | Ｄｍａコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08202635A true JPH08202635A (ja) | 1996-08-09 |
Family
ID=11813750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7012737A Pending JPH08202635A (ja) | 1995-01-30 | 1995-01-30 | Ｄｍａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08202635A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008269335A (ja) * | 2007-04-20 | 2008-11-06 | Ricoh Co Ltd | データ転送集積回路およびデータ転送装置 |
| JP2009054083A (ja) * | 2007-08-29 | 2009-03-12 | Hitachi Ltd | プロセッサ、データ転送ユニット及びマルチコアプロセッサシステム |
| JP2009157493A (ja) * | 2007-12-25 | 2009-07-16 | Sharp Corp | データ転送制御装置及びｉｃカード |
| US8714175B2 (en) | 2010-02-24 | 2014-05-06 | Applied Separations, Inc. | Pressure relief system for pressure vessels |
| JP2020160986A (ja) * | 2019-03-27 | 2020-10-01 | 株式会社デンソー | コントローラおよび診断プログラム |
-
1995
- 1995-01-30 JP JP7012737A patent/JPH08202635A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008269335A (ja) * | 2007-04-20 | 2008-11-06 | Ricoh Co Ltd | データ転送集積回路およびデータ転送装置 |
| JP2009054083A (ja) * | 2007-08-29 | 2009-03-12 | Hitachi Ltd | プロセッサ、データ転送ユニット及びマルチコアプロセッサシステム |
| JP2009157493A (ja) * | 2007-12-25 | 2009-07-16 | Sharp Corp | データ転送制御装置及びｉｃカード |
| US8001292B2 (en) | 2007-12-25 | 2011-08-16 | Sharp Kabushiki Kaisha | Data transfer controlling device and IC card |
| US8714175B2 (en) | 2010-02-24 | 2014-05-06 | Applied Separations, Inc. | Pressure relief system for pressure vessels |
| JP2020160986A (ja) * | 2019-03-27 | 2020-10-01 | 株式会社デンソー | コントローラおよび診断プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8365031B2 (en) | Soft error correction method, memory control apparatus and memory system | |
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| US6678755B1 (en) | Method and apparatus for appending memory commands during a direct memory access operation | |
| JPH08202635A (ja) | Ｄｍａコントローラ | |
| US5261084A (en) | Error judgment method | |
| KR960014825B1 (ko) | 정보처리시스템 | |
| JPS6232508B2 (ja) | ||
| KR940011048B1 (ko) | 확장용 메모리를 위한 어드레싱장치 및 방법 | |
| JPS6148741B2 (ja) | ||
| JPS61241833A (ja) | 命令コ−ドアクセス制御装置 | |
| JP2839545B2 (ja) | データアクセス方式 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPH08202634A (ja) | Ｄｍａコントローラ | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JPH0520136A (ja) | ダンプ処理方式 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2793409B2 (ja) | 分岐ヒストリテーブル障害処理方式 | |
| JP2614677B2 (ja) | 記憶装置への書き込み制御方式 | |
| JPH06266648A (ja) | データ転送制御方式 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JP2507634B2 (ja) | 情報処理装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH06342414A (ja) | データ転送装置 | |
| JPS6057439A (ja) | スタツクあふれ検出装置 |