JP2839545B2

JP2839545B2 - データアクセス方式

Info

Publication number: JP2839545B2
Application number: JP10872189A
Authority: JP
Inventors: 秀一阿部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-04-27
Filing date: 1989-04-27
Publication date: 1998-12-16
Anticipated expiration: 2013-12-16
Also published as: JPH02287661A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はデータとデータチェーンのエントリを格納す
るバッファを有する回路に於ける、メモリとI/Oポート
との間のデータチェーンによるDMA転送時のI/O側のデー
タアクセス方式に関する。

（従来の技術）従来、データとデータチェーンのエントリを格納する
バッファを有する回路に於いて、メモリとI/Oポートと
の間のDMA転送を、複数個のエントリで構成されるデー
タチェーンで行なう場合、各エントリのレングスとアド
レスを各カウンタにセットすることにより転送を制御し
ている。即ち、メモリリードのときは、メモリ側のカウ
ンタにより、メモリからデータを受信して、その後、随
時、I/O側からリードし、又、メモリライトのときは、I
/O側のカウンタ分だけデータバッファにデータをウイト
し、メモリ側のカウンタ制御によって、そのデータをメ
モリの各アドレスに転送する。各レングスカウンタは、
データアクセス毎にアクセスバイト数分デクリメントさ
れ、そのレングスカウンタの値が「０」になると、次の
データチェーンのエントリのレングスをロードする。

このため、例えばI/O側が２バイト幅でアクセスして
いて、I/O側のレングスカウンタの値が「１」となる場
合には、次のアクセスを１バイト幅にしてアクセスする
か、又は、２バイト幅アクセスでも１バイトしかデータ
をアクセスしないように制御して、レングスカウンタの
値を「０」にし、次のデータチェーンをロードするよう
にしている。

このように、データ転送を効率良く行なうためのDMA
転送系に於いて、データチェーンのエントリの切換時
に、その残りのバイト数によってI/O側のバス幅を変え
る従来の制御手段は、制御のステップが増え、転送効率
の低下を招くという問題がある。また、２バイト幅であ
るのにも拘らず、１バイトしかデータアクセスしない手
段も制御の回路が増え、しかも次のデータチェーンのエ
ントリのデータを連続してアクセスできないという点で
無駄が多い。

（発明が解決しようとする課題）上述したように従来では、メモリとI/Oポートとの間
の複数個のエントリで構成されるデータチェーンによる
DMA転送系に於いて、I/O側が１バイト幅でアクセスして
いて、I/O側のレングスカウンタ値が残り「１」となる
場合に、I/O側のバス幅に変える手段は、制御のステッ
プが増えて効率が悪いという欠点があり、又、２バイト
幅のアクセスに対して１バイトしかアクセスしない手段
は無駄が多いという欠点があった。

本発明は上記実情に鑑みなされたもので、データとデ
ータチェーンのエントリを格納するバッファを有する回
路に於いて、メモリとI/OポートとのDMA転送を複数個の
エントリで構成されるデータチェーンで行ない、I/O側
をｎバイト幅でアクセスしている場合に、データチェー
ンのエントリ間をまたがったｎバイト幅のアクセス可能
として、データ転送効率を高めることのできるデータア
クセス方式を提供することを目的とする。

［発明の構成］（課題を解決するための手段及び作用）本発明は、データとデータチェーンのエントリを格納
するバッファを有する回路に於いて、データチェーンの
エントリよりレングスをセットするI/O側のレングスカ
ウンタの残余値が「１」で、かつI/O側のバス幅が例え
ば２バイトであるとき、その状態を検出する手段と、こ
の検出手段によって、次のデータチェーンのエントリに
よりセットされるレングスが「−１」されるセレクタを
設けて、データチェーンのエントリ間にまたがる２バイ
トのデータを１回のアクセスでデータ転送可能とする構
成としたもので、これにより制御負担を軽減し、I/O側
のアクセスの無駄を省いて、データ転送効率を大幅に向
上できる。

（実施例）以下図面を参照して本発明の一実施例を説明する。具
体的には、データバッファとI/Oポートの間のデータ転
送のデータ幅が２バイトの場合について説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に於いて、１はメモリアクセスコントローラで
あり、データチェーンの各エントリからセットされるレ
ングスとアドレスにより、メモリアドレススタート後、
データバッファのデータバイト数を監視しながら、メモ
リへのアクセスを実行する。２はレングスセレクタであ
り、I/Oレングスカウンタ３にロードされるデータチェ
ーンのエントリのレングスを−１するか否かを選択す
る。３はI/Oレングスカウンタ（LC）であり、I/Oポート
側のデータアクセス可能なバイト数を示し、アクセス毎
にアクセスバイト数分デクリメントされる。本実施例で
は、このI/Oレングスカウンタ３は、２バイト分デクリ
メントとする。４はバイトオーバーアクセス検出器（BO
AD）であり、I/Oレングスカウンタ３の値が「１」か
「２」のとき、I/Oポート側からデータアクセスがある
とそのカウンタ値に従う選択制御信号（イコール信号
６、又はディファレント信号７）をレングスセレクタ２
に出力する。５はI/Oアクセスコントローラであり、I/O
ポート側からのアクセス要求信号（REQ）に対して、I/O
レンジカウンタ３の値をもとにデータバッファ９のデー
タバイト数を監視し、それによって、I/Oポート側のデ
ータアクセスを許可する。６はバイトオーバーアクセス
検出器４より出力されるイコール信号であり、I/Oレン
グスカウンタ３の値が「２」のときにI/Oポート側から
データアクセスがあると出力される。７は同じくバイト
オーバーアクセス検出器４より出力されるディファレン
ト信号であり、I/Oレングスカウンタの値が「１」のと
きにI/Oポート側からデータアクセスがあると出力され
る。８はデータチェーンバッファであり、データチェー
ンによるDMA転送を行なうためにデータチェーンの各エ
ントリをセットする。９はデータバッファであり、メモ
リリード時にはメモリからのデータを、又、メモリライ
ト時にはI/Oポート側からライトされるデータをそれぞ
れセットする。

ここで上記第１図に示すデータ転送回路の動作を説明
する。

データチェーンバッファ８には、レングスとアドレス
を示す複数個のデータチェーンのエントリ（DC ENTRY♯
1,♯2,…）がセットされている。このデータチェーンバ
ッファ８内のレングス値は、データ転送に際し、メモリ
アクセスコントローラ１、レングスセレクタ２等を介し
て、I/Oレングスカンタ３にセットされる。

メモリリードの場合は、メモリアクセスコントローラ
１の制御の下に、データチェーンバッファ８に格納され
た各エントリのレングスとアドレスに従い、メモリがリ
ードアクセスされて、そのメモリリードデータが順次デ
ータバッファ９の連続した記憶装置に格納される。

その後、I/Oアクセスコントローラ５は、I/Oレングス
カウンタ３の値が「０」でないことと、データバッファ
９にデータが存在することを確認し、I/Oポート側から
のデータアクセスに対してアクセスを許可する。それに
よって、I/Oポート側はデータバッファ９から２バイト
毎のデータの読み出しを開始する。このデータの読み出
しの都度、I/Oレングスカウンタ３の保持する数がデー
タの読み出しバイト数分、即ち２バイト分デクリメント
されてゆく。ここで、I/Oレングスカウンタ３の値が
「１」か「２」のときにデータバッファ９からデータの
読み出しがあるとき、次のデータチェーンのエントリの
レングスがI/Oレングスカウンタにロードされる。I/Oレ
ングスカウンタ３の値が残り「２」となったときにI/O
ポート側よりデータバッファ９からのデータの読み出し
があると、バイトオーバーアクセス検出器４よりイコー
ル信号が出力され、次のエントリのレングスはそのまま
の値で、レングスセレクタ２を介し、I/Oレングスカウ
ンタ３にセットされる。又、I/Oレングスカウンタ３の
値が残り「１」となったときに、I/Oポート側よりデー
タバッファ９からのデータ読み出しがあると、バイトオ
ーバーアクセス検出器４よりディファレント信号７が出
力され、次のエントリのレングス値は、セレクト２によ
り「−１」されて、I/Oレングスカウンタ３にセットさ
れる。

先に説明した通り、I/Oレングスカウンタ３の値が
「１」となっている場合に、I/Oポート側よりデータバ
ッファ９から読み出しされた２バイトのデータの構成
は、次のようになっている。即ち、その１バイトは現在
データバッファ９から読み出されている所定のレングス
のデータの最後の１バイトのデータであり、残りの１バ
イトは次にレングスカウンタ３にセットされるレングス
で指定されるデータの先頭の１バイトである。これは、
先に説明したようにデータバッファ９にはデータチェー
ンバッファ８に格納された各エントリで指定されたデー
タが連続した記憶位置に記憶されていることから理解で
きる。

メモリライトの場合に於いても同様の動作が行なわれ
る。即ち、I/Oアクセスコントローラ５は、I/Oレングス
カウンタ３の値が「０」でないことと、データバッファ
９にデータをライトできる条件であることを確認して、
外部からのI/Oポートへのデータアクセスを許可し、そ
れによって、I/Oポート側はデータライトを行なう。こ
の際、I/Oレングスカウンタ３の値が「１」のときにデ
ータアクセスがあると、２バイトライトを行なった後
に、次のデータチェーンのエントリのレングスが「−
１」されてI/Oレングスカウンタ３にロードされる。こ
れによりI/Oポート側は、データチェーンのエントリ間
にまたがるデータを何等の操作を意識せずに続けてライ
トすることができる。一方、メモリアクセスコントロー
ラ１は、データチェーンバッファ８のエントリに従うレ
ングスとアドレスによりリードアクセスアドレスを生成
し、同アドレスに従いメモリをアクセス制御して、デー
タバッファ９にバッファされたデータをライトする。

これによって、複数個のエントリで構成されるデータ
チェーンによるDMA転送が効率良く行なわれる。

以上の実施例では、データバッファとI/Oポートとの
間でのデータ転送が２バイト幅の場合の説明をしたが、
これに限定されない。即ち、たとえば４バイト幅の転送
の場合には、I/Oレングスカウンタ３の値が４の値の場
合には、バイトオーバ検出器４は、イコール信号を出力
する。この場合は、レングスセレクタ２では次のエント
リのレングス値をそのままI/Oレングスカウンタ３に転
送する。一方、I/Oレングスカウンタ３の値が３の場合
には、バイトオーバ検出器４は、第１のディファレント
信号を出力し、レングスセレクタ２にて、次のエントリ
のレングス値からデータ転送幅とI/Oレングスカウンタ
３の値との差分となる値の１を減算（即ち、「−１」）
し、この減算したレングス値をI/Oレングスカウンタ３
に転送する。以下同様に、I/Oレングスカウンタ３の値
が２の場合には、バイトオーバ検出器４は、第２のディ
ファレント信号を出力し、レングスセレクタ２にて、次
のエントリのレングス値からデータ転送幅とI/Oレング
スカウンタ３の値との差分となる値の２を減算（即ち、
「−２」）し、この減算したレングス値をI/Oレングス
カウンタ３に転送する。更に、I/Oレングスカウンタ３
の値が１の場合には、バイトオーバ検出器４は、第３の
ディファレント信号を出力し、レングスセレクタ２に
て、次のエントリのレングス値からデータ転送幅とI/O
レングスカウンタ３の値との差分となる値の３を減算
（即ち、「−３」）し、この減算したレングス値をI/O
レングスカウンタ３に転送すればよい。

尚、本発明によるデータアクセス手段は、メモリとメ
モリを有するCPUとのデータチェーンによるDMA転送等に
広く適用できる。

［発明の効果］以上詳記したように本発明によれば、メモリとI/Oポ
ートとの間でDMA制御によるデータ転送を複数個のエン
トリで構成されるデータチェーンに従い実行するデータ
転送系に於いて、データチェーンのエントリを格納する
データチェーンバッファと、転送対象データを一時記憶
するデータバッファと、上記データチェーンバッファに
貯えられたデータ転送対象となるエントリのレングス値
をセットし、データ転送に伴ってデクリメントされるレ
ングスカウンタと、このレングスカウンタの残余値がI/
O側のデータ転送単位よりも小さな値となったとき、I/O
ポート側からのデータアクセスがあると選択制御信号を
出力するバイトオーバーアクセス検出器と、この検出器
より得られる選択制御信号により上記レングスカウンタ
にロードされるデータを上記残余値だけ次のエントリの
レングス値に加算する手段とを有してなる構成としたこ
とにより、メモリI/OポートとのDMA転送を複数個のエン
トリで構成されるデータチェーンで行なう場合に、制御
の負担を低減することができ、かつ、I/Oのデータアク
セスの無駄を省いてデータ転送効率を高めることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。１……メモリアクセスコントローラ、２……レングスセ
レクタ、３……I/Oレングスカウンタ、４……バイトオ
ーバーアクセス検出器、５……I/Oアクセスコントロー
ラ、６……イコール信号、７……ディファレント信号、
８……データチェーンバッファ、９……データバッフ
ァ。

Claims

(57)【特許請求の範囲】

【請求項１】メモリとI/Oポートとの間でDMA制御により
データ転送を複数個のエントリで構成されるデータチェ
ーンにしたがい実行するデータ転送系において、データチェーンのエントリを格納するデータチェーンバ
ッファと、転送対象データを一時格納するデータバッファと、前記データチェーンバッファに格納されたデータ転送対
象となるエントリのレングス値をセットし、データ転送
に伴なってセットしたレングス値をデクリメントするレ
ングスカウンタと、前記データバッファと前記I/Oポートとの間でのデータ
転送時に前記レングスカウンタの残余値がデータ転送単
位よりも小さな値になり、かつ前記I/Oポートから前記
データバッファに対するデータのアクセスが行なわれた
とき、選択制御信号を出力するバイトオーバー検出手段
と、このバイトオーバー検出手段から出力される選択制御信
号に基づいて、次のエントリのレングス値から前記デー
タ転送単位と前記レングスカウンタの残余値との差分と
なる値を減算する手段と、この減算手段の減算結果を前記レングスカウンタにロー
ドするロード手段とを具備したことを特徴とするデータ
アクセス方式。