JPS5872233A - チヤネル装置 - Google Patents
チヤネル装置Info
- Publication number
- JPS5872233A JPS5872233A JP16977381A JP16977381A JPS5872233A JP S5872233 A JPS5872233 A JP S5872233A JP 16977381 A JP16977381 A JP 16977381A JP 16977381 A JP16977381 A JP 16977381A JP S5872233 A JPS5872233 A JP S5872233A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ccw
- channel
- counter
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明社データ処理システムにおけるチャネル装置と入
出力装置のデータ転送に関するものである０ チャネル装置は情報処理システムの機能の一部であり、
入出力装置、主記憶装置および中央処理装置（以下ＣＰ
Ｕと称す）とに接続され、データ転送を制御するもので
あり情報形式の変換や速度差の吸収、主記憶装置（以下
メモリと称す）の記憶場所の指定、入出力装置の状態の
変更およびその状態の検知などの役割を果たし入出力動
作に関する情報の転送を専門に行なう装置である。
出力装置のデータ転送に関するものである０ チャネル装置は情報処理システムの機能の一部であり、
入出力装置、主記憶装置および中央処理装置（以下ＣＰ
Ｕと称す）とに接続され、データ転送を制御するもので
あり情報形式の変換や速度差の吸収、主記憶装置（以下
メモリと称す）の記憶場所の指定、入出力装置の状態の
変更およびその状態の検知などの役割を果たし入出力動
作に関する情報の転送を専門に行なう装置である。
入出力動作を伴なうデータのチャネル装置が入出力動作
の開始指示はＣＰＵからチャネル装置へ指示が出されｌ
動作完了後はチャネル装置からＣＰＵへ通知される。こ
の入出力処理は実際には。
の開始指示はＣＰＵからチャネル装置へ指示が出されｌ
動作完了後はチャネル装置からＣＰＵへ通知される。こ
の入出力処理は実際には。
チャネル装置がＣＰＵへのメモリに用意されたチャネル
指令語（以下ＣＣＷと称する）を順次実行することによ
り行なわれる。なお、ＣＣＷとは。
指令語（以下ＣＣＷと称する）を順次実行することによ
り行なわれる。なお、ＣＣＷとは。
メモリに用意され、チャネル装置を動作させるための指
令語で、入出力装置に対し直接的な動作の種類を指示す
るコマンド部、コマンド部で指定された入出力動作をさ
らに＃ｊｉｌＫ規定するフラグ部。
令語で、入出力装置に対し直接的な動作の種類を指示す
るコマンド部、コマンド部で指定された入出力動作をさ
らに＃ｊｉｌＫ規定するフラグ部。
転送データの先＠誉地を示すデータアドレス部。
およびＩＣＣＷの転送量を示すデータ長部とからなって
いる。
いる。
チャネル装置の動作は、ＣＰＵから起動指示があると、
ＣＣＷが格納されている先頭番地であるチャネルアドレ
ス腑（以下ＣＡＷと称す）を取シ出してＣＣＷ格納部に
格納し、該ＣＣＷ格納部にてＣＣＷの次の領域を読み出
し、該ＣＣＷでデータ転送指示があった時には、メモリ
内にある該指示に基づいたデータを読み出し入出力装置
にデータを転送する。ところでメモリに格納されたＣＣ
ＷおよびＣＣＷによって取シ扱われるデータは入出力装
置を動作させるよりも前にメモリに準備されなければな
らない。
ＣＣＷが格納されている先頭番地であるチャネルアドレ
ス腑（以下ＣＡＷと称す）を取シ出してＣＣＷ格納部に
格納し、該ＣＣＷ格納部にてＣＣＷの次の領域を読み出
し、該ＣＣＷでデータ転送指示があった時には、メモリ
内にある該指示に基づいたデータを読み出し入出力装置
にデータを転送する。ところでメモリに格納されたＣＣ
ＷおよびＣＣＷによって取シ扱われるデータは入出力装
置を動作させるよりも前にメモリに準備されなければな
らない。
さらに従来のこの転送方式では転送が行なわれるデータ
はＣＣＷとは別にメモリ上に作成しなければならないの
で、転送すべきデータ閂が少叡バイト（１〜３バイト）
であってもＣＣＷとデータとをそれぞれ別個に作成しな
ければならない。そておいてＣＣＷＩＩ該アドレスを指
示しなければならない等、少数バイトにもかかわらず多
数バイトと同様に作成しなければならなかった０そこで
本発明は上記欠点をなくすことを目的としてお９．少数
バイトにおいてｔｉｃｃＷとデータの作成を容易にしう
ろことを提供するものである。
はＣＣＷとは別にメモリ上に作成しなければならないの
で、転送すべきデータ閂が少叡バイト（１〜３バイト）
であってもＣＣＷとデータとをそれぞれ別個に作成しな
ければならない。そておいてＣＣＷＩＩ該アドレスを指
示しなければならない等、少数バイトにもかかわらず多
数バイトと同様に作成しなければならなかった０そこで
本発明は上記欠点をなくすことを目的としてお９．少数
バイトにおいてｔｉｃｃＷとデータの作成を容易にしう
ろことを提供するものである。
この目的は、中央処理装置から６起動命令によシ主記憶
装置に格納されているチャネルプログラムを実行し入出
力装置の制御を行なう、チャネル装置において、ＣＣＷ
を格納するＣＣＷ格納部を備え、該ＣＣＷ格納部に格納
されているチャネル指令語の一部を直接入出力装置に転
送する機能を備えたことによって達成される。
装置に格納されているチャネルプログラムを実行し入出
力装置の制御を行なう、チャネル装置において、ＣＣＷ
を格納するＣＣＷ格納部を備え、該ＣＣＷ格納部に格納
されているチャネル指令語の一部を直接入出力装置に転
送する機能を備えたことによって達成される。
以下１図面を用いて本発明の詳細な説明する。
第１図は一般のデータ処理システム図、第２図は第１図
におけるＣＣＷレジスタの構成図である。
におけるＣＣＷレジスタの構成図である。
図において１は主記憶装置であるメモリ、２は中央処理
装置であるＣＰＵ、３はチャネル装置であるチャネル、
４はＣＰＵ２からの起動指示ＳＩＯよりチャネル指令語
であるＣＣＷの先頭番地を示す先頭番地格納部で先頭番
地（以下これをチャネルコマンドＩ＆ＣＡＷと称す）が
入っておシ、５はチャネル３が動作するＣＣＷが格納さ
れているプログラムでチャネルプログラム、６はデータ
格納部、７はチャネルプログラム５を順次指定し絖み
ゝ出すだめのカウンタ、８はチャネルプログラム５の
領域を格納するＣＣＷ格納部であるＣＣＷレジスタ、９
は入出力装置に動作のＳ＊を指示するコマンド部、１０
はデータアドレス部、１１はフラグ部、１２はｃｃｗｔ
ｏ４ＬＬ量を示すデータ長部。
装置であるＣＰＵ、３はチャネル装置であるチャネル、
４はＣＰＵ２からの起動指示ＳＩＯよりチャネル指令語
であるＣＣＷの先頭番地を示す先頭番地格納部で先頭番
地（以下これをチャネルコマンドＩ＆ＣＡＷと称す）が
入っておシ、５はチャネル３が動作するＣＣＷが格納さ
れているプログラムでチャネルプログラム、６はデータ
格納部、７はチャネルプログラム５を順次指定し絖み
ゝ出すだめのカウンタ、８はチャネルプログラム５の
領域を格納するＣＣＷ格納部であるＣＣＷレジスタ、９
は入出力装置に動作のＳ＊を指示するコマンド部、１０
はデータアドレス部、１１はフラグ部、１２はｃｃｗｔ
ｏ４ＬＬ量を示すデータ長部。
１３は入出力制御装置、１３′は入出力装置である。
次にシステムの動作を説明していく。ＣＰＵ２から起動
指示ＳＩＯがチャネル３にあると、チャネル３はあらか
じめ決められている先頭番地格納部４の００番地をアク
セスし、該番地に格納されているＣＡＷをカウンタ７へ
読み出す。すなわち。
指示ＳＩＯがチャネル３にあると、チャネル３はあらか
じめ決められている先頭番地格納部４の００番地をアク
セスし、該番地に格納されているＣＡＷをカウンタ７へ
読み出す。すなわち。
カウンタ７にはＣＡＷ（この場合は１１）が格納される
。チャネルプログラム５の先頭番地１１の第１のＣＣＷ
ｆ：ＣＣＷレジスタ８に格納し９次にカウンタ７を＋１
することで、ｐＨ１様の動作を行なっていく。
。チャネルプログラム５の先頭番地１１の第１のＣＣＷ
ｆ：ＣＣＷレジスタ８に格納し９次にカウンタ７を＋１
することで、ｐＨ１様の動作を行なっていく。
ＣＣＷのコマンド部９にてデータを読み出す動作が指示
されていると、データアドレス部１０によりデータ格納
部６の番地を読み出し、その入出力装置にデータを転送
する。データ長部１２の指示する量だけデータが読み出
されると１次にカウンタ７社＋１加其して次の番地のＣ
ＣＷを読み出し、ＣＣＷレジスタ８にて格納し前と同様
に実行する。
されていると、データアドレス部１０によりデータ格納
部６の番地を読み出し、その入出力装置にデータを転送
する。データ長部１２の指示する量だけデータが読み出
されると１次にカウンタ７社＋１加其して次の番地のＣ
ＣＷを読み出し、ＣＣＷレジスタ８にて格納し前と同様
に実行する。
このようにメモリー内のチャネルプログラム５のＣＣＷ
とデータ格納部６のデータは別々にメモリ１上に格納さ
れているために、少数バイトにもかかわらすＣＣＷとデ
ータをそれぞれに作成せねばならず、わずられしかった
。また、書き忘れも生じていた。
とデータ格納部６のデータは別々にメモリ１上に格納さ
れているために、少数バイトにもかかわらすＣＣＷとデ
ータをそれぞれに作成せねばならず、わずられしかった
。また、書き忘れも生じていた。
第４図は本発明実施例で、データをメモリから読み出す
ことなしにＣＣＷの一部として含ませておき、直接入出
力装置に該データを転送するものである。
ことなしにＣＣＷの一部として含ませておき、直接入出
力装置に該データを転送するものである。
図において第１図と同記号のものは第１図と同様のもの
を示し、１４はデータ長部１，２に示されたデータ量を
−１ずつカウントダウンしていくデータ長カウン、り、
１５鉱データ長カウンター４が０になったことを検出す
るオール０検出器、１６はＣＣＷを順次指定し読み出す
ためのデータアドレスカウンタ、１８祉デ一タ長部１２
のデータ量数とデータ長カウンター５からの数を引き算
する減算器、１９はデータアドレス部１０に存在してい
る内容を１バイトずつ転送するためのセレクタ。
を示し、１４はデータ長部１，２に示されたデータ量を
−１ずつカウントダウンしていくデータ長カウン、り、
１５鉱データ長カウンター４が０になったことを検出す
るオール０検出器、１６はＣＣＷを順次指定し読み出す
ためのデータアドレスカウンタ、１８祉デ一タ長部１２
のデータ量数とデータ長カウンター５からの数を引き算
する減算器、１９はデータアドレス部１０に存在してい
る内容を１バイトずつ転送するためのセレクタ。
セ０はメモリ１からあるいは直接ＣＣＷの一部を入出力
装置１３に転送するだめのデータレジスタ。
装置１３に転送するだめのデータレジスタ。
２１は１つのＣＣＷのデータ転送終了信号、２２はバイ
ト単位のデータ転送終了信号、第１図におけるＣＣＷレ
ジスタ８は第２図におけるコマンド部９．データアドレ
ス部１０．フラグ部１１．データ長部１２である。ＣＣ
Ｗのデータアドレス部１０を３バイト、データ長部１２
は２バイトの幅をもつものとし、フラグ部１１にデータ
アドレス部１０の内容を直接入出力装置に転送するため
のフラグビットを設け、少数バイトの時にはビットをＩ
Ｋする。
ト単位のデータ転送終了信号、第１図におけるＣＣＷレ
ジスタ８は第２図におけるコマンド部９．データアドレ
ス部１０．フラグ部１１．データ長部１２である。ＣＣ
Ｗのデータアドレス部１０を３バイト、データ長部１２
は２バイトの幅をもつものとし、フラグ部１１にデータ
アドレス部１０の内容を直接入出力装置に転送するため
のフラグビットを設け、少数バイトの時にはビットをＩ
Ｋする。
まず始めにビットが０のときを説明する。
データアドレス部１０の内容がデータアドレスカウンタ
１６に転送され、該内容によシメモリ１をアクセスし、
ゲータレジスタ２０に送り、１バイト転送終了ごとにＣ
ＣＷの幅を示すデータ長カウンタ１４を−１ずつカウン
トダウンし、データアドレスカウンタ１６を＋１ずつし
て、データ長カウンタ１４がオール０検出器１５にて検
出されるまで、入出力装置１３にデータが転送される。
１６に転送され、該内容によシメモリ１をアクセスし、
ゲータレジスタ２０に送り、１バイト転送終了ごとにＣ
ＣＷの幅を示すデータ長カウンタ１４を−１ずつカウン
トダウンし、データアドレスカウンタ１６を＋１ずつし
て、データ長カウンタ１４がオール０検出器１５にて検
出されるまで、入出力装置１３にデータが転送される。
次にフラグ部のフラグビットが１のときを説明する。
データ長部１２とデータ長カウンタ１４０下位２ビット
の出力の差を減算器１８で行ない、データアドレス１０
０バイトをセレクタ１９で選択してデータレジスタ２０
に転送する。
の出力の差を減算器１８で行ない、データアドレス１０
０バイトをセレクタ１９で選択してデータレジスタ２０
に転送する。
データアドレス１０の転送バイトの選択は以下の構成よ
り行なわれる。データ長μｍ２の内容とデータ長カウン
タ１４の出力との差が０なら１バイト目を転送、１なら
２バイト目を転送、２なら３バイト目を転送するように
セレクタ器１９にて構成されている。いま、データアド
レス部１０のレジスタ幅が３バイト、データ長部１２の
レジスタ幅が３とする。データ長カウンタ１４の下位２
ビツトは３となり、オール０検出器１５にてＯは検出さ
れないので、減算器１８に３を出力する。
り行なわれる。データ長μｍ２の内容とデータ長カウン
タ１４の出力との差が０なら１バイト目を転送、１なら
２バイト目を転送、２なら３バイト目を転送するように
セレクタ器１９にて構成されている。いま、データアド
レス部１０のレジスタ幅が３バイト、データ長部１２の
レジスタ幅が３とする。データ長カウンタ１４の下位２
ビツトは３となり、オール０検出器１５にてＯは検出さ
れないので、減算器１８に３を出力する。
データ長は３．データ長カウンタ１４は３よシ３−３＝
０となり減算器１８は０を出力し、セレクタ１９にて１
バイト目をデータレジスタ２０に転送するように選択す
る。転送すると、データ長カウンタ１４のカラン１ニー
１され２となシ、減算１ｌ１８に２を掬力し、減算器１
８は３−２＝１の引き算を行ない、セレクタ器１９では
２バイト目をデータレジスタ２０に転送するための選択
をする。データ長カウンタが次々−１ずつカウントされ
、Ｏになると、オール０検出器１５で０を検出して、１
つのＣＣＷのデータ転送が終了した信号２１を出す。
０となり減算器１８は０を出力し、セレクタ１９にて１
バイト目をデータレジスタ２０に転送するように選択す
る。転送すると、データ長カウンタ１４のカラン１ニー
１され２となシ、減算１ｌ１８に２を掬力し、減算器１
８は３−２＝１の引き算を行ない、セレクタ器１９では
２バイト目をデータレジスタ２０に転送するための選択
をする。データ長カウンタが次々−１ずつカウントされ
、Ｏになると、オール０検出器１５で０を検出して、１
つのＣＣＷのデータ転送が終了した信号２１を出す。
次に図示せぬＣＣＷのチェインが指定されていれば９次
のＣＣＷの読出しを行ない、これを実行する。もし、チ
ェインが指定されていなければ。
のＣＣＷの読出しを行ない、これを実行する。もし、チ
ェインが指定されていなければ。
すべてのＣＣＷが終了したことにな、９．０ＰＵにチャ
ネルエンド及びチャネルステータスワードを報告する。
ネルエンド及びチャネルステータスワードを報告する。
以上９本発明によれば、メモリへのアクセスが少なくな
るために、入出力装置に対するデータ転送速度が速くな
る。
るために、入出力装置に対するデータ転送速度が速くな
る。
また、メモリ容量が削減できるので、ＣＣＷとデータの
作成が容易となシ９作成ミスがなくなる等の効果がある
。
作成が容易となシ９作成ミスがなくなる等の効果がある
。
さらに本発明実施例ではカウンタからの出力とデータ長
部からの出力を減算することによってデータアドレス部
のどのバイトを転送するかを決定できるので、ＣＣＷの
決定に特別な制御を行なう必要はない。
部からの出力を減算することによってデータアドレス部
のどのバイトを転送するかを決定できるので、ＣＣＷの
決定に特別な制御を行なう必要はない。
第１図は一般のデータ錫塩システム図、第２図はＣａＷ
レジスタの構成図、纂３図は本発明実施ガである。図に
おいてｌはメモリ、２はＣＰ口。
レジスタの構成図、纂３図は本発明実施ガである。図に
おいてｌはメモリ、２はＣＰ口。
Claims (1)
- 中央処理装置からの起動命令により主記憶装置に格納さ
れているチャネルプログラムを実行し入出力装置の制御
を行なうチャネル装置においてチャネル指令語を格納す
るチャネル指令語格納部を備え、＃チャネル指令語格納
部に格納されているチャネル指令語の一部を直接入出力
装置に転送する機能を備えたことを特徴とするチャネル
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16977381A JPS5872233A (ja) | 1981-10-23 | 1981-10-23 | チヤネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16977381A JPS5872233A (ja) | 1981-10-23 | 1981-10-23 | チヤネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5872233A true JPS5872233A (ja) | 1983-04-30 |
Family
ID=15892590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16977381A Pending JPS5872233A (ja) | 1981-10-23 | 1981-10-23 | チヤネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872233A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101660A (ja) * | 1983-11-08 | 1985-06-05 | Usac Electronics Ind Co Ltd | 入出力制御方式 |
| JPS61221952A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | チヤネルプログラム処理方法 |
-
1981
- 1981-10-23 JP JP16977381A patent/JPS5872233A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101660A (ja) * | 1983-11-08 | 1985-06-05 | Usac Electronics Ind Co Ltd | 入出力制御方式 |
| JPH0219498B2 (ja) * | 1983-11-08 | 1990-05-02 | Pfu Ltd | |
| JPS61221952A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | チヤネルプログラム処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0468454B1 (en) | Interrupt controller | |
| JPS5835627A (ja) | メモリデ−タ先取り制御方式 | |
| CA1297198C (en) | Program mode access control system | |
| JPS63245733A (ja) | データ処理システムの誤り訂正制御方法および装置 | |
| JPH0122940B2 (ja) | ||
| JPS5872233A (ja) | チヤネル装置 | |
| US4272809A (en) | Channel device | |
| JPS6319058A (ja) | メモリ装置 | |
| JPH01125644A (ja) | データ転送装置 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JP2839545B2 (ja) | データアクセス方式 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPS6318776B2 (ja) | ||
| JPH03208158A (ja) | 電子制御装置 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPS5860347A (ja) | 通信制御装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
| JP2716563B2 (ja) | データ書込み制御方式 | |
| JPH01177661A (ja) | データ転送装置 | |
| JPS5846729B2 (ja) | マルチプレクサチャンネル装置 | |
| JPS64731B2 (ja) |