JPS61221952A - チヤネルプログラム処理方法 - Google Patents

チヤネルプログラム処理方法

Info

Publication number
JPS61221952A
JPS61221952A JP6210485A JP6210485A JPS61221952A JP S61221952 A JPS61221952 A JP S61221952A JP 6210485 A JP6210485 A JP 6210485A JP 6210485 A JP6210485 A JP 6210485A JP S61221952 A JPS61221952 A JP S61221952A
Authority
JP
Japan
Prior art keywords
channel
data
main memory
cce
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6210485A
Other languages
English (en)
Inventor
Akira Sakauchi
坂内 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6210485A priority Critical patent/JPS61221952A/ja
Publication of JPS61221952A publication Critical patent/JPS61221952A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、チャネルプログラム処理方法に係り、特に
チャネルプログラムを構成するチャネルコマンドエント
リに設けられた主メモリ情報部の制御方法に関する。
[発明の技術的背景] 一般に情報処理システムには、入出力装置と主メモリと
の間で入出力制御を行なうチャネル(入出力IIJil
ii置とも呼ばれる)が設けられている。
、この種のチャネルは、CPUからチャネル起動命令が
発せられると、主メモリに置かれているチャネルプログ
ラムに従って入出力制御(データ転送制m>を実行する
。このチャネルプログラムは、周知のように1つまたは
複数のチャネルコマンドエントリ《以下、CCEと称す
る》から成る。一般にCCEは、入出力装置の動作(リ
ード、ライト、磁気ディスク装置のシークなどの動作)
を指定する動作コード部、同動作コード部で指定される
動作に対応するデータの主メモリ内領域の先頭アドレス
を示すデータアドレス部、同領域のサイズ(バイト数)
を示すデータサイズ部、およびフラグ部を有している。
このフラグ部はチャネルコマンドに付随する各種の情報
をビット対応で指定するのに用いられ、例えばコマンド
チェインを指定するコマンドチェイン指定ビットCCな
どを含む。
したがって、例えばコマンドチェイン機能によって磁気
ディスク装置にシーク動作とリード動作を連続して指示
する場合のチャネルプログラムは、第2図に示すように
、動作コード部にシークコマンドが設定され且つフラグ
部のコマンドチェイン指定ビットがオン(CG−1)さ
れているCCEllと、動作コード部にリードコマンド
が設定されたC CE 12から成る。第2図に示すチ
ャネルプログラムの処理は以下の通りである。
まずチャネルはCPUからのチャネル起動命令に応じ、
同命令で指定されている末メモリの領域から先頭のCC
E 11を読出す。この例のようにCCE 11の動作
コード部にシークコマンドが設定されている場合、その
データアドレス部およびデータサイズ部は第2図に示す
ようにシークアドレスの主メモリ内格納先頭番地および
サイズを示す。
チャネルはデータアドレス部およびデータサイズ部(か
ら成る主メモリ情報部)で指定された主メモリの領域か
らデータ(シークアドレス)を読出し、磁気ディスク装
置に転送する。これにより磁気ディスク装置はシーク動
作を行なう。そして磁気ディスク装置がシーク動作を終
了すると、チャネルはCCE 11のコマンドチェイン
指定ビットCCを参照する。CCE 11のビットCC
が1であるこの例では、チャネルは次のCCE 12の
処理を開始する。このCCE 12では、データアドレ
ス部およびデータサイズ部において磁気ディスク装置か
ら読込んだデータの主メモリ内格納領域が指定されてお
り、チャネルはCCE 12を実行することにより磁気
ディスク装置からの読込みデータを同領域に転送する。
し背景技術の問題点] 上記したように従来のチャネルプログラム処理方法では
、シークアドレスのように高々数バイト程度のデータを
得るために主メモリをリードアクセスしなければならな
ず、チャネルプログラムの処理速度の低下を招く問題が
あった。
[発明の目的] この発明は上記事情に鑑みてなされたものでその目的は
、チャネルコマンドエントリの指定する動作に必要なシ
ークアドレスなどのデータサイズの小さなデータが主メ
モリをアクセスすることなく得られ、もってチャネルプ
ログラム処理速度の高速化が図れるチャネルプログラム
処理方法を提供することにある。
[発明の概要] この発明では、CPUからのチャネル起動命令で指定さ
れた主メモリの領域に置かれた1つまたは複数のチャネ
ルコマンドエントリ(CCE)から成るチャネルプログ
ラムに従ってチャネルにより入出力制御が行なわれる。
上記チャネルコマンドエントリは、入出力装置の動作を
指定する動作コード部、通常は同動作に対応するデータ
の主メモリ内領域を指定する主メモリ情報部および複数
ビットから成るフラグ部を有する。このフラグ部内には
、上記主メモリ情報部の内容が上記データ自身であるこ
とを示すデータ直接指定ビットが設定される。このよう
なチャネルコマンドエントリの実行において、チャネル
は同エントリのデータ直接指定ビットがオンしていれば
上記主メモリ情報部の内容を同エントリの動作コード部
で指定する動作に対応する上記データとして用いる。
[発明の実施例] 以下、この発明の一実施例を第1図(a)乃至第1図(
d)を参照して説明する。
第1図(a)はこの発明を適用する情報処理システムの
構成を示す。同図において、21はCPU、22は主メ
モリ、23はチャネルプログラムに従って主メモリ22
と入出力装置例えば磁気ディスク装置24との間のデー
タ転送制御を行なうチャネルである。CP tJ 21
、主メモリ22およびチャネル23は共通バス25によ
り相互接続されている。
チャネルプログラムは1つまたは複数のCCE(チャネ
ルコマンドエントリ)から成る。この実施例で適用され
るCCEは、第1図(b)に示すように、そのフラグ部
内に(コマンドチェイン指定ビットCCなどの周知のビ
ットの他に)データ直接指定ビットIMを有している。
このデータ直接指定ビットIMは、1M−1であればC
CEのデータアドレス部に動作コード部の指定する動作
に対応するデータ自身が設定されていることを指定する
。これに対してIM−0のときには、データ直接指定ビ
ットIMは同データアドレス部に上記データの主メモリ
22内領域の先頭アドレスが設定されていることを示す
主メモリ22には、チャネルプログラム30を始めとす
る各種のチャネルプログラムが格納されている。チャネ
ルプログラム30は、コマンドチェイン機能によって磁
気ディスク装置24にシーク動作とリード動作を連続し
て指示するようになっており、第1図(C)に示すよう
にCCE31.32から成る。
CCE 31の動作コード部にはシークコマンドが設定
されており、磁気ディスク装置24のヘッドの目的シリ
ンダ位置へのシーク動作を指定する。この点でCCE 
31は第2図のCCE 11に対応する。
但し、CCE 31は、CCE ifと異なって、その
フラグ部にデータ直接指定ビットIMを有している。
CCE 31のフラグ部のデータ直接指定ビットIMは
1に設定されている。またC CE 31のフラグ部の
コマンドチェイン指定ビットCCも1に設定されており
、コマンドチェインを指定している。更にCCE 31
のデータアドレス部にはシークアドレスが設定されてい
る。
一方、CCE 32の動作コード部にはリードコマンド
が設定されており、磁気ディスク装置24のデータの主
メモリ22への読込みを指定する。CCE32のフラグ
部のコマンドチェイン指定ビットCCおよびデータ直接
指定ビットIMはOに設定されている。CCE 32の
データアドレス部には磁気ディスク装置24からのリー
ドデータが読込まれる主メモリ22内領域(データ読込
み領域)の先頭番地(データアドレス)が設定され、デ
ータサイズ部には上記領域のサイズ(データサイズ)が
設定されている。CCE 32は第2図のCCE 12
に対応する。
次にチャネルプログラム30の処理動作を第1図(d)
のフローチャートを参照して説明する。
CP IJ 21からチャネル23に対してチャネル起
動命令が発せられると、チャネル23は動作を開始する
。まずチャネル23は、CP U 21からのチャネル
起動命令で指定された主メモリ22の領域から(先頭の
)CCEを共通バス25経由で読込む(ステップSl)
。この結果、チャネルプログラム30の先頭CCEであ
るC CE 31がチャネル23に読込まれたものとす
る。チャネル23は、主メモリ22からCCE (CC
E31)を読込み、同CCEの動作コード部の示す指令
(この例ではシーク指令)を磁気ディスク、IA装24
に発する。そして、動作コード部の示す動作に対応する
データの主メモリ22内領域の情報が必要となると、チ
ャネル23はフラグ部のデータ直接指定ビットIMを参
照し同ビットIMが1であるか否かを判別する(ステッ
プS2)。上記CCEがCCE 31であるこの例のよ
うにIM−1の場合、チャネル23は、データアドレス
部の設定内容が主メモリ22内領域を示すのではなく動
作コード部の指定する動作に必要なデータ自身であるも
のと判断し、同設定内容を用いて上記指定する動作のた
めのtIIJaを行なう(ステップS3)。動作コード
部にシークコマンドが設定されているC CE 31の
場合、上記データはシークアドレスである。この場合、
チャネル23はCCE 31のデータアドレス部の設定
内容自身をシークアドレスとして磁気ディスク装置24
に転送する。
このように、この実施例では、フラグ部内にデータ直接
指定ビットIMを定義してIM−1とすることにより、
従来シークアドレスなどCCEの指定する動作に必要な
データの主メモリ22内格納領域の先頭アドレス(デー
タアドレス)を指定していたデータアドレス部の内容を
データ自身ととして用いることができるので、従来のよ
うに高々数バイト程度のデータを得るために主メモリ2
2に対するリードアクセスを行なう必要がなくなる。
チャネル23はCCEの指定する動作を終了すると(こ
の例では磁気ディスク装置24がシーク動作を終了する
と)、同CCEのフラグ部のコマンドチェイン指定ビッ
トCCを参照し、同ビットCCが1であるか否かの判別
を行なう(ステップ84)。CCEがCCE 31であ
るこの例では、そのコマンドチェイン指定ビットCCは
1である。チャネル23はCG−1の場合コマンドチェ
インが指定されているものとして、次のCCE即ちCC
E 32を主メモリ22から読込む(ステップSl)。
チャネル23は、主メモリ22からCCE (CCE3
2)を読込み、その動作コード部の示す動作に対応する
データの主メモリ22内領域の情報が必要となると、前
記したようにステップS2を実行し、データ直接指定ビ
ットIMが1であるか否かを判別する。上記CCEがC
CE 32であるこの例のようにIM−0の場合、チャ
ネル23は、データアドレス部およびデータサイズ部に
主メモリ情報が設定されているものと判断し、その設定
データの示す主メモリ22内領域を対象とするデータ転
送を行なう(ステップ85)。CCEがCCE 32で
あるこの例では、チャネル23は、磁気ディスク装@2
4からのリードデータをデータアドレス部およびデータ
サイズ部の設定内容の示す主メモリ22内領域(データ
読込み領域)に共通バス25経出で転送する。
なお、前記実施例では、CCEのフラグ部のデータ直接
指定ピットIMが1の場合、データアドレス部の設定内
容が動作コード部の指定する動作に必要なデータ自身を
示すものとして説明したが、同データの設定にデータサ
イズ部を用いてもよく、またデータアドレス部とデータ
サイズ部の両方を用いてもよい。また可変長のデータを
扱う場合には、データアドレス部をデータ設定部として
用い、データサイズ部を同アドレス部に設定されたデー
タのサイズ情報の設定部として用いることも可能である
[発明の効果] 以上詳述したようにこの発明によれば、CCE(チャネ
ルコマンドエントリ)のフラグ部内にデータ直接指定ピ
ットを設定し、CCHの動作コード部の指定する動作に
対応する(シークアドレスなどの)データ自身を同ビッ
トのオン状態に対応してCCE内に設定しておくことに
より、チャネルはデータ直接指定ピットの指定に応じて
CCE内から上記データを得ることができるので、主メ
モリアクセスが必要な従来方法に比べてチャネル′  
プログラム処理速度の向上が図れ、且つ主メモリの記憶
領域の節約が図れる。しかもこの発明では、チャネルは
CCE内にデータ自身が設定されているか否かを、入出
力装置や動作コード部に依存することなく統一的に扱う
ことができる。
【図面の簡単な説明】
第1図(a)はこの発明の一実施例に係る情報処理シス
テムのブロック構成図、第1図(b)は同システムで適
用されるチャネルコマンドエントリ(CCE)のフォー
マット図、第1図(C)はチャネルプログラムの一例を
示す図、第1図(d)は動作を説明するためのフローチ
ャート、第2図は従来例を示す図である。 21・・・CP Ll 、 22−・・主メモリ、23
・・・チャネル、24・・・磁気ディスク装置、30・
・・チャネルプログラム、31、32・・・CCE (
チャネルコマンドエントリ)。 出願人代理人 弁理士 鈴 江 武 彦(b) (c) 第1図 (d) 第2図

Claims (1)

    【特許請求の範囲】
  1. CPUからのチャネル起動命令で指定された主メモリの
    領域に置かれた1つまたは複数のチャネルコマンドエン
    トリであって入出力装置の動作を指定する動作コード部
    、同動作に対応するデータの主メモリ内領域を指定する
    主メモリ情報部および複数ビットから成るフラグ部を有
    するチャネルコマンドエントリを解釈して上記入出力装
    置と主メモリとの間の入出力制御を行なうチャネルを備
    えた情報処理システムにおいて、上記チャネルコマンド
    エントリのフラグ部内に上記主メモリ情報部の設定内容
    が対応エントリの指定する動作に対応する上記データ自
    身であることを示すデータ直接指定ビットを設定し、同
    ビットがオンの場合には上記チャネルが上記主メモリ情
    報部の設定内容を対応エントリの指定する動作に対応す
    るデータとして用いるようにしたことを特徴とするチャ
    ネルプログラム処理方法。
JP6210485A 1985-03-28 1985-03-28 チヤネルプログラム処理方法 Pending JPS61221952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6210485A JPS61221952A (ja) 1985-03-28 1985-03-28 チヤネルプログラム処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6210485A JPS61221952A (ja) 1985-03-28 1985-03-28 チヤネルプログラム処理方法

Publications (1)

Publication Number Publication Date
JPS61221952A true JPS61221952A (ja) 1986-10-02

Family

ID=13190407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6210485A Pending JPS61221952A (ja) 1985-03-28 1985-03-28 チヤネルプログラム処理方法

Country Status (1)

Country Link
JP (1) JPS61221952A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01306945A (ja) * 1988-06-03 1989-12-11 Nec Corp データ転送方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872233A (ja) * 1981-10-23 1983-04-30 Fujitsu Ltd チヤネル装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872233A (ja) * 1981-10-23 1983-04-30 Fujitsu Ltd チヤネル装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01306945A (ja) * 1988-06-03 1989-12-11 Nec Corp データ転送方式

Similar Documents

Publication Publication Date Title
JPH08286837A (ja) 外部記憶サブシステムの制御方法および制御装置
JPS61221952A (ja) チヤネルプログラム処理方法
JP2980326B2 (ja) ディスク制御装置
JP2503299B2 (ja) デ―タ転送方法
JP2746978B2 (ja) 書き込み保護機構付き外部記憶装置
JPH0447350A (ja) 主記憶読み出し応答制御方式
JP2792341B2 (ja) ディスク制御装置
JPH02157932A (ja) 可変長データ処理装置
JPH0429088B2 (ja)
JPH02165220A (ja) ディスクアクセス制御方式
JPH05143391A (ja) 仮想記憶方式のコンピユータにおけるメモリトレース方法
JPS59142792A (ja) 補助記憶制御装置
JPH0477916A (ja) 磁気ディスク装置
JPH04111015A (ja) 情報記録装置
JPH02219144A (ja) ライト・バックアクセス時間を短縮したキャッシュメモリ
JPH0646392B2 (ja) デ−タ転送装置
JPH03111959A (ja) 外部デバイス制御装置
JPH05119923A (ja) デイスク制御装置
JPH06110815A (ja) I/oチャネル制御方式
JPS6146854B2 (ja)
JPH05198145A (ja) 情報記録再生装置
JPH0283724A (ja) 情報処理装置
JPH0293933A (ja) プログラム開発装置
JPH01251375A (ja) 磁気ディスク制御装置
JPH03260870A (ja) データベースアシストにおけるプロジェクション方式