CN1031286A - 对数据引起的状态发出信号的设备和方法 - Google Patents

对数据引起的状态发出信号的设备和方法 Download PDF

Info

Publication number
CN1031286A
CN1031286A CN88104662A CN88104662A CN1031286A CN 1031286 A CN1031286 A CN 1031286A CN 88104662 A CN88104662 A CN 88104662A CN 88104662 A CN88104662 A CN 88104662A CN 1031286 A CN1031286 A CN 1031286A
Authority
CN
China
Prior art keywords
mentioned
instruction
register
handling system
data handling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN88104662A
Other languages
English (en)
Other versions
CN1013903B (zh
Inventor
戴维·N·卡特勒
戴维·A·奥必斯
迪利普·班达卡
韦恩·卡尔多萨
理查德·T·咸特克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of CN1031286A publication Critical patent/CN1031286A/zh
Publication of CN1013903B publication Critical patent/CN1013903B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094Condition code generation, e.g. Carry, Zero flag
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0772Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3005Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058Conditional branch instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

在数据处理系统中采用一个指令,当一个预定的 寄存器位置(例如低位或最低有效位位置)具有一个 预定的逻辑信号(例如一个逻辑“0”信号)时,它产生 一个故障信号。这个指令提供一种机构以确定什么 时候布尔值表明存在一个故障状态,并提供一种当存 在故障状态时产生故障信号的机构。例如,对于可由 程序编址其存贮器位置的数组,此指令可对处于数组 规定的界限外的数组地址(或访问)的存在作出响 应。

Description

本发明一般地有关数据处理系统,更具体地说,有关在数据处理系统中根据在指定的寄存器位置上的预定信号有效地调用一个控制程序的技术。
随着数据处理系统的程序变得越来越大和越来越复杂,程序中的错误也变得越来越难以发现。无效的存贮器访问不管是读出或写入一个无效的地址仍然是最常见的编程错误之一。例如,一个数组A(i,j)可以要求:0≤i,j≤99。但是,可能会试图使用此范围之外的一个下标(地址)。当被访问的地址是数组域的一部分时,最容易出现这种无效地址访问。因此,在程序执行过程中对数组的地址进行测试以确保这些地址处在数组界限之内是很重要的。过去,所提供的程序带有附加的代码用来测试数组的地址。当发现错误时就调用一个相应的子程序作处理。这种用于测试数组地址的附加代码使得程序的规模激增,因而执行速度下降。
对数组地址进行测试的问题,是测试一个布尔值并当结果为假时产生一个异常信号这样一个更一般化问题的一部分。除测试数组的地址外,其它的用途还有:程序断言、测试过程的成功/失败的返回状态,以及其它采用目前的过程会引起程序(代码)规模大得无法接受和/或引起程序执行效率降低的布尔测试。
因此,需要有一种能加快程序(如,要求测试数组地址的程序)执行和减少程序代码(规模)的技术,它能测试布尔值,而当布尔值为假时产生一个异常信号。
本发明的目的是提供一种性能改进的数据处理单元。
本发明的一个特点是提供一种根据在指定的寄存器位置上的预定信号有效地调用一个控制程序的改进的方法。
本发明的另一个目的是提供一个低位故障(Fault    on    low    Bit)指令,一个寄存器的低位字段上存在的一个信号用来表明检测到一个假布尔值。
本发明的另一个特点是通过确定在一个寄存器位置上一个特定位的存在来测试一个布尔条件。
根据本发明,上述的和其它的特点是通过为数据处理系统提供一个低位清零故障(Fault    on    bow    Bit    Clear(FLBC))指令来实现的。在执行此指令前,先执行一项比较,以产生一个布尔值。此比较操作使一个指定的标量寄存器的低位置位或清零,这要由比较操作的有效性决定。执行FLBC(即低位置零故障)指令时,对选定的寄存器进行测试,如果发现贮存的布尔值为假,则向一个故障控制程序发出存在故障状态的信号。这个指令避免了对程序序列进行转移以便去调用一个能说明导致假布尔值条件的查错子程序。在优选实施例中,这样来选用FLBC指令,使指令的一个字段用于向故障控制程序传送信息。这个指令使执行速度较快(不用子程序调用的转移),所需的程序规模也较小。这条指令对程序执行时间的影响也是很小的,例如,可允许更广泛地使用对数组地址的检查。对数据处理系统的指令发送单元提供了一种具有该寄存器位的攷贝的设备,这样可不用执行单元而检查寄存器位位置。
通过阅读下述说明和有关附图就能对本发明的上述和其它特点有更好的了解。
图1A和图1B为能使用本发明的数据处理系统配置的二个例子。
图2为能使用本发明的数据处理系统的中央处理单元的一个例子。
图3为按照先有技术测试数组的地址访问的技术的例子。
图4示出按照本发明测试数组的地址访问的流程图。
图5A示出响应一个异常状态而存放在数据处理系统堆栈内的信息,用以识别产生异常的条件。
图5B示出FLBC指令的一种说明性的格式。
图6示出用于判定这种状态信号的设备。
1.附图的详细说明
图1A和图1B示出的是二个典型的能使用本发明的数据处理系统配置。在图1A中,中央处理单元(#1)11连接至系统总线19。其它的中央处理单元(如#N)也可连接至系统。中央处理单元11(至12)按照中央处理单元的结构结合中央处理单元控制程序而处理数据。控制程序包括驻留在主存单元15中的指令。非驻留的数据和指令一般地贮存在海量存贮器单元中,通过系统总线19与主存单元15间来回传送。输入/输出单元〔#1〕16(至〔#M〕17)通过系统总线19把诸如海量存贮器单元、用户终端设备和通信设备连接至数据处理系统。海量存贮器单元存放为数据处理系统所需的数据和指令。数据和/或指令组,一般用数据和/或指令的页面来表示,是中央处理单元11至12的工作所要求的,它们是从具有相对较低的存取速度的海量存贮单元向中央处理单元能快速存取的主存单元传送。面向总线的系统的一个优点是系统重新配置方便,但其缺点是每个系统组成部分都需要控制设备来提供与系统总线间的接口。在图1B所示的数据处理系统中,中央处理单元11(至12)和输入/输出单元16(至17)都通过一个存贮器控制单元14连接至主存单元15,存贮器控制单元14代替了在图1A中所示的面向总线的数据处理系统配置中的系统总线19和由数据处理系统各个部件所完成的控制功能。存贮器控制单元14提供对数据和指令传输的集中控制和监控,它比图1A的面向总线的配置更为有效,但损失了灵活性。
参见图2,它示出一种能有效地使用本发明的典型的中央处理单元的原理方柜图。指令发送单元22负责向各种专用的执行单元(包括标量运算地址产生单元24、至少一个执行单元(#1)25(至执行单元(#Q)26)和一个向量运算单元28提供(解码的)指令,向量运算单元28包括向量运算处理单元28A、向量运算地址产生单元28B和向量运算寄存器28C。由执行单元处理过的数据一般从标量寄存器23或向量寄存器28C取出。执行单元得出的结果数据贮存在标量寄存器23、向量寄存器28C或数据高速缓存单元27中。数据高速缓存单元27可看作是在主存单元15和中央处理单元11之间提供一个接口的高速缓存单元。(在图2中,数据高速缓存单元27示出为直接连接至主存单元,如图1A和图1B所示,实际的连接可包括中间的数据处理设备)。指令发送单元22包括用于确定哪个执行单元将处理选定的数据和确定何时该选定的执行单元能用于数据处理的设备。后一个特性还包括断定目标存贮位置将可以用于存放处理过的数据。指令高速缓存单元21贮存指令,指令经过解码后由指令发送单元送往有关的执行单元。指令发送单元22含有使执行单元的处理操作最优化的设备,因此,指令发送单元含有确保相应的指令(包括任何转移指令)在需要时能为指令发送单元22所用的指令预取设备和算法程序。各种执行单元,如所示的标量运算地址产生单元24和向量运算单元28,都是用于某种类型处理运算的专用的处理设备。例如,一个执行单元可配置成执行浮点运算或整数算术运算等。指令发送单元22具有相应的标量寄存器23,它可贮存供程序执行用的数据或提供数据处理运算的一个记录,例如,一个寄存器是程序计数寄存器,它贮存有在正在执行中的程序指令序列中下一个待处理的(虚拟)地址。标量运算地址产生单元24用于把虚拟地址转换为主存单元15中的物理地址。当各个执行单元以不同的速率处理指令时,指令发送单元还负责以正确的顺序重新排列从执行单元来的数据。
图3所示的是根据先有技术,就一个无效的数组下标(地址)来说,用于测试和响应一个布尔条件的过程。在步骤301,对数组的下标进行计算。在步骤302,将计算的数组下标与所有的数组下标的界限作比较,如果此下标不在允许的界限内,则一个指定的寄存器的低位位置被置零(即在其中贮存一个逻辑“0”信号)。在步骤303,测试指定寄存器的低位位置,以确定在该位置上是否贮存一个逻辑“1”信号。当其上没有贮存一个逻辑“1”信号时(即低位位置被清零),则在步骤304中调用一个子程序响应此状态。在对故障状态作出响应后,或当低位位置上存放一个逻辑“1”信号时,则程序继续执行。
图4所示的是按照本发明,就一个数组下标检查子程序(如图3所示)来说,用于测试和响应布尔条件的过程。在步骤401,对数组的下标进行计算。在步骤402,作比较以确定该下标是否在数组下标的界限内,当此下标不在允许的界限内时,则在指定的寄存器的低位位置上贮存一个逻辑“0”。在步骤403,执行低位清零故障(FLBC)指令。当指定的寄存器的低位位置上清零时(即其内贮存的的是一个逻辑“0”信号),在步骤404发出故障信号,执行响应的子程序。当在步骤403中在指定的寄存器的低位位置上存放的是一个逻辑“1”或在步骤404中的响应子程序结束时,在步骤405继续执行程序。
参见图5A,当发出故障状态的信号时,数据处理系统响应故障状态的机构(如在优选实施例中的设备或一种特殊工作方式)将信息存放在数据处理单元的堆栈上,此信息允许一个控制程序的子程序确定数组访问错误的源。在优选实施例中,故障的指令501存放在一个字段中(以保留有关故障的编码的信息,在优选实施例中此信息包含在指令本身中),处理机状态存放在字段502中,低位清零指令故障的虚拟地址则存放在字段503中,处理机状态字段包括如中断级别、向量指令允许信号、向量重新起动帧、当前执行的工作方式信号和虚拟机监督字段等状态信息。
参见图5B,它示出FLBC指令的一种典型的格式,字段501为操作码字段,它(为指令发送单元22)规定待执行的指令(如FLBC)。指令发送单元22对此响应而使设备动作以执行此指令。字段511向指令发送单元规定检查其布尔条件(如低位清零)的寄存器。字段512提供的信息能使数据处理系统对由该指令发出信号告示的特定故障条件(如地址)作出响应。
参见图6,它示出的是用于检测状态信号设备的实施例。与标量寄存器单元23的标量寄存器组230中的每个标量寄存器相关的是指令发送单元22的寄存器组229中的一个三位的概览寄存器(Summary    register)。这三位中的第一位指示出寄存器组230中的相应的寄存器所存放的全部为零。第二个位位置指示该相应的寄存器中数据的符号。第三个位位置是与寄存器组230中相应的寄存器的最低有效位位置上存放的相同的位值。提供了一个信号检测单元228,使得相应的概览寄存器上的任何位位置都能被询问。因此,在响应一个指令时(如FLBC),被标识的寄存器上的信号能被判定,相应地可对故障条件发出信号。
2.优选实施例的工作
在优选实施例中,采用具有如图2的流水线方式的执行单元的中央处理单元,它受到一些限制,但是,其它设计方案也可采用本发明。中央处理单元包括多个执行单元,每个执行单元用于执行一个类型的指令,例如,一个执行装置为标量地址产生单元24,它控制着中央处理单元和主存单元之间逻辑信号组的传输,即执行标量装入/存贮指令。一个执行单元用于执行数据移位操作,一个执行单元用于浮点相加/相减运算,一个执行单元用于整数和浮点相乘运算,一个执行单元用于整数和浮点相除运算。专用的执行单元可以,但并非必须,以流水线方式实现。中央处理单元的其它特点如下所述。处于当前执行中的指令序列的指令被从指令高速缓存单元21传送到指令发送单元22。在指令发送单元22中,指令被分解成它的各个组成部分,由此产生与数据有关的控制信号和地址信号。但是,在一个指令可以开始执行(即被发送)之前,必须满足几个限制条件。指令用的所有源寄存器和目标寄存器必须可用,即没有一个对所要求的寄存器进行的写操作可以是未完成的,在此指令将贮存处理过的量的未来周期中,寄存器写路径应是可供使用的。在执行期间用于处理指令所需的执行单元必须可供使用,以便完成运算。对于向量运算单元来说,一个向量运算在向量运算期间要保留一个执行单元。当一个存贮器装入/存贮指令遇到一个高速缓存单元缺失时,装入/存贮单元忙标志将使得随后的装入/存贮指令延迟执行,直至高速缓存单元缺失响应结束为止。当一个指令确实发送时,贮存结果数据用的目标寄存器和写路径周期被保留。在操作数被建立期间,产生所有与指令无关的寄存器地址,操作数被读出和贮存,产生与数据有关的控制信号。指令操作数和控制信号被送至相应的执行单元供执行。执行单元所产生的结果数据被相应地贮存在寄存器文件或数据高速缓存单元27中。当一个指令发出时,处理结果可能在几个机器周期期间不能得出。同时,在下一个机器周期期间,下一个指令可以被解码,当所需的发出条件满足时即可发送。因此,指令是以正常的指令序列被解码和发出,但由于各个执行单元具有不同的指令执行时间,其结果可能以不同的顺序贮存。这种不按顺序的贮存使异常处理和重试出错的指令变得复杂。但这种事件是较少发生的,并且不按顺序的贮存提供了执行和硬件方面的优点。
对图3和图4进行比较,可以发现图3的前二个步骤301和302与图4的前二个步骤401和402是相同的。在先有技术中,步骤303要求对指定的寄存器的低位位置和一个基准值进行逻辑比较。这样的活动一般牵涉到围绕一个子程序调用所需的条件转移,从而中断了有效的指令执行的顺序流程。条件转移过程对高性能数据处理系统的性能有较大的影响。通过比较,FLBC指令检查故障条件的存在,当故障条件不存在时,下一个随后的指令能立即被执行。此指令所标识的故障条件的存在使得控制程序在堆栈上贮存信息,此信息允许异常处理程序识别出错条件的原因。
当与程序设计约定一起使用时,这种类型的指令(即FLBC指令)还可用于检查程序执行的状态。当程序执行正确时,回送一个真布尔值(即“1”),当发现出错时,则回送一个假布尔值(即“0”)。出错状态可用FLBC指令进行检查。
在优选实施例中,各个执行单元同时分别地向有关的状态或概览寄存器229提供状态信号(由步骤403),使所有的量都回送到标量寄存器23。概览寄存器允许对贮存在指定的寄存器的指定的位置上的信号作更快速的判定。
对于熟悉本领域的人员很清楚,虽然在FLBC指令中使用指定的寄存器的低位位置,但任何指定的寄存器位置都可用作状态信息的通信,可对一个故障条件发出信号,另一点很清楚的是,这个基本机理也可用来实现类似的功能,如寄存器等于零故障(Fault    on    Register    Equal    to    Zero)状态或寄存器为负故障(Fault    on    Register    Negative)状态。
上述说明是用来阐述本优选实施例的工作,而不是限制本发明的范围。本发明的范围仅受到权利要求的限制。根据上述说明,对于熟悉本技术领域的人员来说,包含本发明的思路和范围的许多方案是显而易见的。

Claims (13)

1、一种对数据处理系统中故障状态作出响应的方法包括下述步骤:
产生一个表明一项操作有效性的布尔值;
把上述的布尔值装入一个选定的标量寄存器的选定的位置;
当上述的布尔值存放在上述的选定的寄存器的上述选定的位置时,执行一个产生一个故障状态信号的指令。
2、对权利要求1的对故障状态作出响应的方法还包括响应于上述的故障状态信号而启动一个异常处理过程的步骤。
3、一个包括用于识别贮存在一个标量寄存器上的预定的布尔值的指令的数据处理系统,上述的数据处理系统包括:
响应于一个比较操作的状态装置,用于响应上述的比较操作的第一结果,把上述的布尔值放入上述的标量寄存器;
响应于识别在上述的标量寄存器内上述布尔值的上述指令的信号装置,用于调用一个响应上述的第一比较操作结果的异常过程。
4、权利要求3的数据处理系统还包括用于贮存与上述指令有关的信息的贮存装置。
5、权利要求3的数据处理系统还包括用于识别在一个预先选定的标量寄存器位置上的上述的布尔值的装置。
6、权利要求4的数据处理系统,其中上述的信息可用于上述的异常过程,它包括上述的指令、数据处理状态信息和上述的指令的一个虚拟地址。
7、权利要求3的数据处理系统,其中上述的指令包括一个用于向上述的异常过程传递信息的字段。
8、权利要求5的数据处理系统,其中上述的用于识别在上述的预先选定的寄存器位置上的布尔值的上述的装置包括:
一个贮存在上述的预先选定的寄存器位置上的一个有关信号的状态寄存器;
一个连接至上述的概览寄存器的信号检测装置。
9、对数据处理系统中至少一个状态作出响应的设备,包括:
一个用于贮存在上述的数据处理系统中上述状态的一个标记的寄存器装置;
一个用于识别在上述的寄存器装置中上述的标记的存在的指令,上述的指令使得对在上述的寄存器装置中上述的标记的存在而发出一个故障状态的信号。
10、对权利要求9的数据处理系统中的一个状态作出响应的设备,其中上述的指令包括一个响应于上述的故障状态信号用于把数据元传递至一个子程序的字段。
11、对权利要求9的数据处理系统中的一个状态作出响应的设备,其中上述的数据处理系统包括指令发送单元,上述的指令发送单元在上述的数据处理系统状态被识别时贮存上述的标记,上述的指令发送单元具有响应上述的指令的检测设备,以确定上述的标记的存在。
12、对权利要求9的数据处理系统中的一个状态作出响应的装置,其中上述的标记贮存在一个预先选定的寄存器的一个预先选定的位置上。
13、对权利要求9的数据处理系统中的一个状态作出响应的装置,其中上述的指令是一个低位清零故障(FLBC)指令。
CN88104662A 1987-07-01 1988-07-01 对数据引起的状态发出信号的设备和方法 Expired CN1013903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6928587A 1987-07-01 1987-07-01
US069,285 1987-07-01

Publications (2)

Publication Number Publication Date
CN1031286A true CN1031286A (zh) 1989-02-22
CN1013903B CN1013903B (zh) 1991-09-11

Family

ID=22087945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN88104662A Expired CN1013903B (zh) 1987-07-01 1988-07-01 对数据引起的状态发出信号的设备和方法

Country Status (9)

Country Link
EP (1) EP0297890B1 (zh)
JP (1) JP2626675B2 (zh)
KR (1) KR970004510B1 (zh)
CN (1) CN1013903B (zh)
AU (1) AU626264B2 (zh)
BR (1) BR8803379A (zh)
CA (1) CA1303745C (zh)
DE (1) DE3856049T2 (zh)
IN (1) IN169637B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388231C (zh) * 2004-08-05 2008-05-14 国际商业机器公司 分析从崩溃得到的数据的方法和数据处理系统
CN108292252A (zh) * 2015-12-29 2018-07-17 英特尔公司 用于容错和检错的系统、方法和装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4334268A (en) * 1979-05-01 1982-06-08 Motorola, Inc. Microcomputer with branch on bit set/clear instructions
JPS6014338A (ja) * 1983-06-30 1985-01-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 計算機システムにおける分岐機構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388231C (zh) * 2004-08-05 2008-05-14 国际商业机器公司 分析从崩溃得到的数据的方法和数据处理系统
CN108292252A (zh) * 2015-12-29 2018-07-17 英特尔公司 用于容错和检错的系统、方法和装置

Also Published As

Publication number Publication date
EP0297890A2 (en) 1989-01-04
EP0297890B1 (en) 1997-10-22
KR890002758A (ko) 1989-04-11
AU626264B2 (en) 1992-07-30
CA1303745C (en) 1992-06-16
DE3856049T2 (de) 1998-05-07
KR970004510B1 (en) 1997-03-28
AU1863988A (en) 1989-01-05
EP0297890A3 (en) 1990-07-11
JP2626675B2 (ja) 1997-07-02
BR8803379A (pt) 1989-01-24
CN1013903B (zh) 1991-09-11
DE3856049D1 (de) 1997-11-27
JPS6488748A (en) 1989-04-03
IN169637B (zh) 1991-11-23

Similar Documents

Publication Publication Date Title
CN1147775C (zh) 受保护的存储器系统和方法
EP0380858B1 (en) Method and apparatus for detecting and correcting errors in a pipelined computer system
US4972365A (en) Executing downloaded user programs in a programmable controller
US7340574B2 (en) Method and apparatus for synchronizing an industrial controller with a redundant controller
CA2038264C (en) In-memory preprocessor for a scalable compound instruction set machine processor
FI86921C (fi) Loepbandliknande felkorrigeringssystem
EP0192232B1 (en) Data processing apparatus
EP0155211A2 (en) System for by-pass control in pipeline operation of computer
EP0106670A2 (en) CPU with multiple execution units
EP0071028A2 (en) Instructionshandling unit in a data processing system with instruction substitution and method of operation
US4649475A (en) Multiple port memory with port decode error detector
RU2137182C1 (ru) Выполнение инструкции обработки данных
GB1580846A (en) Data processing system
US3603934A (en) Data processing system capable of operation despite a malfunction
US4697233A (en) Partial duplication of pipelined stack with data integrity checking
US9495169B2 (en) Predicate trace compression
JPH0332818B2 (zh)
US4791560A (en) Macro level control of an activity switch in a scientific vector processor which processor requires an external executive control program
AU670802B2 (en) Method and apparatus for verifying data processing apparatus
CN1031286A (zh) 对数据引起的状态发出信号的设备和方法
US5495598A (en) Stuck fault detection for branch instruction condition signals
CN1016830B (zh) 利用存取和故障逻辑信号保护主存储器单元的设备和方法
US5278840A (en) Apparatus and method for data induced condition signalling
US5539888A (en) System and method for processing external conditional branch instructions
US5287522A (en) External procedure invocation apparatus utilizing internal branch vector interrupts and vector address generation, in a RISC chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee