JPS60147849A - マイクロプログラムのデバツグを行う方式 - Google Patents
マイクロプログラムのデバツグを行う方式Info
- Publication number
- JPS60147849A JPS60147849A JP59003418A JP341884A JPS60147849A JP S60147849 A JPS60147849 A JP S60147849A JP 59003418 A JP59003418 A JP 59003418A JP 341884 A JP341884 A JP 341884A JP S60147849 A JPS60147849 A JP S60147849A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- circuit
- console
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、マイクロプログラムのアドレスト。
レースを行う方法に関するものである。
〔発明の背景〕 ”
マイクロプログラム制御方式において、障害。
探索等でマイクロプログラムの動作を確認する。
場合は、ロジックアナライザ等の測定器を、マ。
イクロプログラムの内容が格納されている素子。
（ＲＯＭＩＣ）のアドレス端子に接続し、アドレス５ト
ラツプをかけたい内容でロジックアナライザ。
ラツプをかけたい内容でロジックアナライザ。
にトリガを設定し、命令を実行させ、トリガの。
かかったマイクロアドレスの前後の内容を読す。
ことにより行っていた。
この為、マイクロプログラムのデバッグ時はｌＯ必らず
測定器を接続して行う必要があった。 ・〔発明の目的
〕 本発明の目的は、従来測定器等を接続して行・っていた
マイクロプログラムのアドレストレー・スを処理装置内
部にアドレス記憶回路を設ける、５ことにより、コンソ
ールからの指示と処理装置。
測定器を接続して行う必要があった。 ・〔発明の目的
〕 本発明の目的は、従来測定器等を接続して行・っていた
マイクロプログラムのアドレストレー・スを処理装置内
部にアドレス記憶回路を設ける、５ことにより、コンソ
ールからの指示と処理装置。
の動作のみで行える方法を提供することにある。
本発明においては、マイクロプログラムの乙ドレストレ
ースを、測定器を使用せずにコンソ２゜−ルによるマイ
クロアドレスのトレース結果が格納されている記憶回路
を読み出したり、ある゛いはタイプライタ等の入出力装
置に該記憶装置の内容を打ち出すことにより、マイクロ
プログラムのトレースが行えることを特徴とする。
ースを、測定器を使用せずにコンソ２゜−ルによるマイ
クロアドレスのトレース結果が格納されている記憶回路
を読み出したり、ある゛いはタイプライタ等の入出力装
置に該記憶装置の内容を打ち出すことにより、マイクロ
プログラムのトレースが行えることを特徴とする。
本発明の実施例を図を用いて説明する。
第１図はマイクロプログラム制御方式における機能ブロ
ック図である。１はマイクロプログラムのアドレスを順
次発生させるためのシーク、・ンス回路、２はマイクロ
プログラムが格納されている制御メモリ、６は制御メモ
リから読み出されたマイクロプログラムの内容を保持す
るし。
ック図である。１はマイクロプログラムのアドレスを順
次発生させるためのシーク、・ンス回路、２はマイクロ
プログラムが格納されている制御メモリ、６は制御メモ
リから読み出されたマイクロプログラムの内容を保持す
るし。
ジスタ、４／′ｉ読み出されたマイクロプログラムの命
令実行部である。５は１のシーケンス回路１゜から出力
されるマイクロアドレス信号であり、５のアドレス信号
により２の制御メモリのアドレスに対応したマイクロプ
ロゲラ台の内容が読み出される。６は障害探索等でトラ
ップをかけるアドレスを指定するとともに命令実行を指
示するコンソール、７は６のコンソールで指定されたア
ドレストラップ信号、８は５のアドレス橘号と７のアド
レストラップ信号の一致検出回路で、一致検出時は１１
のストップ信号を検出し、。
令実行部である。５は１のシーケンス回路１゜から出力
されるマイクロアドレス信号であり、５のアドレス信号
により２の制御メモリのアドレスに対応したマイクロプ
ロゲラ台の内容が読み出される。６は障害探索等でトラ
ップをかけるアドレスを指定するとともに命令実行を指
示するコンソール、７は６のコンソールで指定されたア
ドレストラップ信号、８は５のアドレス橘号と７のアド
レストラップ信号の一致検出回路で、一致検出時は１１
のストップ信号を検出し、。
１０のストップ検出回路を介して、マイクロプロ５ 。
ダラムの命令実行を禁止するとともに、処理装置゛をス
トップさせる動作と、５のアドレス信号を９のマイクロ
プログラムアドレス記憶回路に実行順に格納する動作を
行う。
トップさせる動作と、５のアドレス信号を９のマイクロ
プログラムアドレス記憶回路に実行順に格納する動作を
行う。
そして９の記憶回路に格納されたマイクロブ１ｔ１０グ
ラムのトレース結果であるアドレスを６の。
ラムのトレース結果であるアドレスを６の。
コンソールより１２の読み出し指示信号により１３゜０
読み出し信号として読み出し可能となる。
読み出し信号として読み出し可能となる。
又、６のコンソール上での読み出しのかわり。
に１６の読み出し信号をタイプライタ等の入出力１．。
装置に出力させることで、マイクロプログラム。
のアドレストレースをさらに容易に実現できる。
これにより、従来ロジックアナライザ等の測定器を接続
して実施していたマイクロプログラムのアドレストレー
スによるデバッグ作業をコ、１゜ンソール操作のみで実
現できる。
して実施していたマイクロプログラムのアドレストレー
スによるデバッグ作業をコ、１゜ンソール操作のみで実
現できる。
又、本梶明で、設けた８のアドレス一致検出回路と、９
のマイクロアドレス記憶回路を別パッケージに収容し、
デバッグツール用回路として使用することも可能である
。
のマイクロアドレス記憶回路を別パッケージに収容し、
デバッグツール用回路として使用することも可能である
。
本発明によれば、マイクロプログラムのアドレストレー
スを測定器を使わず、処理装置に設けたアドレスのトレ
ース結果を格納した記憶回路を読み出すことにより、容
易に実現できる。１
スを測定器を使わず、処理装置に設けたアドレスのトレ
ース結果を格納した記憶回路を読み出すことにより、容
易に実現できる。１
図面は、マイクロプログラム制御方式における機能ブロ
ック図である。 １・・・・・・マイクロシーケンス回路、２・・・・・
・制御メモリ、 □ °４・・・・・・命令実行部、 ５・・・・・・マイ身ロブログラム読み出し用アドレス
信号線、 □ ８・・・・・・アドレス一致検出回路、９・・・・・・
マイクロアドレス記憶回路、１０・・・・・・ストップ
検出回路。 ０ ５
ック図である。 １・・・・・・マイクロシーケンス回路、２・・・・・
・制御メモリ、 □ °４・・・・・・命令実行部、 ５・・・・・・マイ身ロブログラム読み出し用アドレス
信号線、 □ ８・・・・・・アドレス一致検出回路、９・・・・・・
マイクロアドレス記憶回路、１０・・・・・・ストップ
検出回路。 ０ ５
Claims (1)
- 【特許請求の範囲】 １、 マイクロプログラム制御方式において、マイクロ
プログラム制御方式と、トラップアト。 レスとの判定回路とマイクロアドレスを実行。 順に記憶する回路と、マイクロプログラムア゛ドレスが
該判定回路により、トラップアドレ′スとの一致を検出
するとマイクロプログラム１０の動作停止をするととも
に、該マイクロプロ。 グラムのアドレス記憶回路を読み出し、マイ。 クロプログラムのアドレスのトレースをする。 ことにより、マイクロプログラムのデバッグ。 を行う方式。 １５
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003418A JPS60147849A (ja) | 1984-01-13 | 1984-01-13 | マイクロプログラムのデバツグを行う方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003418A JPS60147849A (ja) | 1984-01-13 | 1984-01-13 | マイクロプログラムのデバツグを行う方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60147849A true JPS60147849A (ja) | 1985-08-03 |
Family
ID=11556831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59003418A Pending JPS60147849A (ja) | 1984-01-13 | 1984-01-13 | マイクロプログラムのデバツグを行う方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147849A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286598A (ja) * | 1988-05-11 | 1989-11-17 | Nec Corp | 交換プログラムデバッグ方式 |
| KR100365278B1 (ko) * | 2000-07-18 | 2002-12-18 | 기아자동차주식회사 | 자동차의 벨트 장력 조정장치 |
-
1984
- 1984-01-13 JP JP59003418A patent/JPS60147849A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286598A (ja) * | 1988-05-11 | 1989-11-17 | Nec Corp | 交換プログラムデバッグ方式 |
| KR100365278B1 (ko) * | 2000-07-18 | 2002-12-18 | 기아자동차주식회사 | 자동차의 벨트 장력 조정장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS608953A (ja) | プログラム・アナライザ | |
| JPS60147849A (ja) | マイクロプログラムのデバツグを行う方式 | |
| JPS6342299B2 (ja) | ||
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS59229651A (ja) | システム開発装置 | |
| JPH0326416B2 (ja) | ||
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPS5860362A (ja) | 割込信号発生方式 | |
| JPH02100145A (ja) | マイクロプログラム制御方式の計算機システム | |
| JPH0335696B2 (ja) | ||
| JPH0444973B2 (ja) | ||
| JPH02148230A (ja) | 演算処理装置 | |
| JPS61131128A (ja) | 自己診断方式 | |
| JPS62168243A (ja) | エミユレ−タ | |
| JPH02150931A (ja) | 情報処理装置 | |
| JPS61188622A (ja) | デ−タ表示回路 | |
| JPS63111547A (ja) | メモリ制御方式 | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPS61292756A (ja) | プログラムデバツク補助回路 | |
| JPS5995658A (ja) | プログラム開発援助装置 | |
| JPH0573347A (ja) | エミユレーシヨン装置 | |
| JPH02163842A (ja) | マイクロコンピュータのプログラム評価装置 | |
| JPS6230456B2 (ja) |