KR950033821A - 트레이스장치 및 이것을 사용한 에뮬레이터 - Google Patents
트레이스장치 및 이것을 사용한 에뮬레이터 Download PDFInfo
- Publication number
- KR950033821A KR950033821A KR1019950006890A KR19950006890A KR950033821A KR 950033821 A KR950033821 A KR 950033821A KR 1019950006890 A KR1019950006890 A KR 1019950006890A KR 19950006890 A KR19950006890 A KR 19950006890A KR 950033821 A KR950033821 A KR 950033821A
- Authority
- KR
- South Korea
- Prior art keywords
- bus information
- bus
- latch
- information
- trace
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
트레이스장치 및 이것을 사용한 에뮬레이터에 관한 것으로서, 데이타액세스시의 버스정보, 그 직전의 프로그램퍼치의 버스정보 및 분기 명령이나 인터럽트접수라는 명령실행의 흐름이 변화되기 직전/직후의 프로그램페치의 버스 정보를 취득할 수 있고 버스정보를 그 변화속도 보다 저속인 트레이스메모리를사용해서 취득할 수 있는 트레이스장치와 그와 같은 트레이스장치를 탑재한 에뮬레이터를 제공하기 위해서, 래치회로의 각각은 명령페치사이클마다 버스정보를 래치하고 그 래치동작이 배타적으로 제어되며 그 결과 2버스사이클의 버스정보가 유지되고, 배타적인 래치동작의 제어는 분기신호에 의해 검출되는 명령실행의 흐름이 변화되는 상태와 프로그램페치신호에 의해 검출되는 데이타액세스상태의 각각에 응답해서 실행되고 배타적인래치동작의 완료후에 래치된 버스정보는 병렬적으로 트레이스메모리에 라이트되는 구성으로 되어 있다.
이것에 의해서, 트레이스장치에 있어서 각종 버스정보를 취득할 수 있고 이 버스정보를 그의 변화속도보다 저속인 트레이스메모리를 사용해서 취득할 수 있고 트레이스장치의 코스트를 저감할 수 있고 2개의 래치회로에 대한 배타적인 래치동작의 계기로서 이용하는 정보를 직접 이용해서 2개의 래치회로의 배타적인 래치동작제어를 실행하는 라이트제어수단의 논리구성을 현저하게 간소화할 수 있으며, 트레이스장치를 적용한 에뮬레이터에 있어서, 고속인 데이타프로세서를 응용한 타겟시스템의 디버그를 가능하게 할 수 있음과 동시에 코스트를 저감할 수 있다는 효과가 얻어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 관한 트레이스장치의 블럭도.
Claims (6)
- 데이타프로세서의 버스정보를 여러개의 버스사이클분 일시적으로 축적할 수 있는 버퍼수단, 상기 버퍼수단에 입력이 접속된 트레이스메모리 및 상기 버스정보를 참조하면서 트레이스메모리에 저장할 버스정보를선택제어하는 라이트제어수단을 구비하고, 상기 라이트제어수단은 명령실해의 흐름을 변화시키는 처리를 데이타프로세서가 실행하는 제1 상태와 명령페치 이외의 데이타액세스가 실행되는 제2 상태를 검출하고, 상기 제1 상태 후에 실행순서가 변화된 최초의 명령페치의 버스정보와 그 직전의 명령페지의 버스정보를 포함하는 버스정보에 대해서 버퍼수단에서 트레이스메모리로의 라이트를 허용하고, 상기 제2 상태에 호옹해서 상기 데이타액세스의 버스사이클과 그 직전의 명령페치사이클을 포함하는 버스사이클의 버스정보에 대해서 버퍼수단에서 트레이스 메모리로의 라이트를 허용하는 라이트제어신호를 생성하는 트레이스장치.
- 제1항에 있어서, 상기 퍼버수단은 데이타프로세서의 버스정보를 각각이 병렬적으로 수신하고, 각각의 출력이 상기 트레이스메모리의 데이타입력단자에 접속된는 여러개의 래치회로로 이루어지고, 상기 라이트제어수단은 상기 여러개의 래치회로에 대해서 명령페치의 버스사이클마다 병렬적인 래치동작을 허용한 후에 상기 제1 상태 또는 제2 상태에 호옹해서 여러개으 래치회로를 배타적으로 래치동작시켜서 상기 버스 정보를 래치시키는 래채제어신호를 생성하고, 래치제어신호에 의한 배타적인 래치동작의 완료후에 상기 래치된 버스정보를 상기 라이트제어신호에 의해 트레이스메모리에 라이트허용하는 트레이스장치.
- 데이타프로세서의 버스정보를 저장하기 위한 트레이스 메모리, 상기 데이타프로세서의 버스정보를 각각이 병렬적으로 수신함고 동시에 각각의 출력이 상기 트레이스메모리의 데이타입력단자에 접속되는 2개의 래치회로 및 명령실행의 흐름도를 변화시키는 처리를 데이타르로세서가 실행한 상태를 나타내는 제1 정보와 현재의 버스사이클이 명령페치인지 그밖의 데이타액세스인지를 식별가능하게 하는 제2 정보를 참조하면서 상기 래치 회로의 래치제어신화와 트레이스메모리에 대한 라이트제어신를 생성해서 트레이스메모리에 저장할 버스정보를 선택하는 라이트제어수단을 구비하고, 상기 라이트제어수단은 상기 2개의 래치회로에 대해서 명령페치의 버스사이클마다 병렬적으로 래치동작을 허용한 후 상기 제1 정보에 의해 명령 실해의 흐름을 변화시키는 명령의 실행을 검출했을 때에 다음의 명령페치의 버스정보를 래치시키고, 또 제2 정보에 의해 데이타액세스를 검출했을 때에 상기 데이타액세스 사이클에 있어서, 한쪽의 래치회로의 래치동작을 금지하는 것에 의해서 2개의 래치회로에 상기 데이타액세스의 버스정보와 그 직전의 명령페치의 버스정보를 래치시키는 래치제어신호를 생성하고, 래치제어신호에 의한 배타적이 래치동작의 완료후에 상기 래치된 버스정보를 상기 라이트제어 신호에 의해 트레이스메모리에 라이트허용하는 트레이스장치.
- 제3항에 있어서, 상기 라이트제어수단은 라이트제어신호에 의한 트레이스메모리로의 버스정보의 라이트허용에서 완료까지의 여러개의 버스사이클에 걸쳐서 모든 래치회로의 래치동작을 금지한 후에 병렬적인 래치동작을 재개시키는 트레이스장치.
- 제4항에 있어서, 상기 라이트제어수단은 라이트제어신호가 라이트를 허용할 때 순차 갱신된 라이트어드레스신호를 생성하는 트레이스장치.
- 타겟시스템을 대행제어하기 위한 에뮬레이션용 데이타프로세서의 버스정보가 공급되는 에뮬레이션버스와 상기 에뮬레이션버스에 접속된 청구항 5항 기재의 트레이스장치를 구비하는 에뮬레이터※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6092948A JPH07281924A (ja) | 1994-04-05 | 1994-04-05 | トレース装置及びこれを備えたエミュレータ |
| JP94-92948 | 1994-04-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950033821A true KR950033821A (ko) | 1995-12-26 |
Family
ID=14068697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006890A KR950033821A (ko) | 1994-04-05 | 1995-03-29 | 트레이스장치 및 이것을 사용한 에뮬레이터 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07281924A (ko) |
| KR (1) | KR950033821A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884862B1 (ko) * | 2000-06-30 | 2009-02-23 | 로베르트 보쉬 게엠베하 | 소프트웨어 개발을 위한 전자 시스템 및 소프트웨어의 내부 데이터에 액세스하기 위한 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6769076B1 (en) * | 2000-02-07 | 2004-07-27 | Freescale Semiconductor, Inc. | Real-time processor debug system |
-
1994
- 1994-04-05 JP JP6092948A patent/JPH07281924A/ja not_active Withdrawn
-
1995
- 1995-03-29 KR KR1019950006890A patent/KR950033821A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884862B1 (ko) * | 2000-06-30 | 2009-02-23 | 로베르트 보쉬 게엠베하 | 소프트웨어 개발을 위한 전자 시스템 및 소프트웨어의 내부 데이터에 액세스하기 위한 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07281924A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| US20220050685A1 (en) | Memory Systems and Memory Control Methods | |
| KR960011613A (ko) | 데이터 처리장치 | |
| KR830006745A (ko) | 논리추적장치(論理追跡裝置) | |
| KR20030059339A (ko) | 단일 스텝 처리 방법 및 장치 | |
| KR860007589A (ko) | 데이터 처리장치 | |
| KR930016880A (ko) | 전자장치 및 그것의 고정정보 수정방법 | |
| KR930002930A (ko) | 고속 병렬 마이크로코드 프로그램 제어기 | |
| KR930002935A (ko) | 정보 처리 장치 | |
| KR970066888A (ko) | 불 휘발성 메모리를 사용한 마이크로컴퓨터 | |
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| KR930018389A (ko) | 데이타 처리 시스템의 명령 수행 순서를 결정하는 방법 및 장치 | |
| US6425122B1 (en) | Single stepping system and method for tightly coupled processors | |
| KR950033821A (ko) | 트레이스장치 및 이것을 사용한 에뮬레이터 | |
| CN104573421A (zh) | 一种基于若干分区的mcu芯片信息保护方法和装置 | |
| US5893928A (en) | Data movement apparatus and method | |
| KR940007675A (ko) | 데이타프로세서 및 이것을 사용하는 디버그장치 | |
| CN112802527B (zh) | 嵌入式闪存高速编程的实现方法、嵌入式闪存的编程系统 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH03252731A (ja) | マイクロプロセッサ | |
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 | |
| KR930008608A (ko) | 데이타 처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |