CN104573421A - 一种基于若干分区的mcu芯片信息保护方法和装置 - Google Patents

一种基于若干分区的mcu芯片信息保护方法和装置 Download PDF

Info

Publication number
CN104573421A
CN104573421A CN201410850607.9A CN201410850607A CN104573421A CN 104573421 A CN104573421 A CN 104573421A CN 201410850607 A CN201410850607 A CN 201410850607A CN 104573421 A CN104573421 A CN 104573421A
Authority
CN
China
Prior art keywords
subregion
flash memory
user area
subregions
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410850607.9A
Other languages
English (en)
Other versions
CN104573421B (zh
Inventor
李宝魁
王景华
王南飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co.,Ltd.
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201410850607.9A priority Critical patent/CN104573421B/zh
Priority to EP15874626.3A priority patent/EP3242237B1/en
Priority to US15/505,616 priority patent/US10592644B2/en
Priority to PCT/CN2015/071983 priority patent/WO2016106933A1/zh
Publication of CN104573421A publication Critical patent/CN104573421A/zh
Application granted granted Critical
Publication of CN104573421B publication Critical patent/CN104573421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G06F21/123—Restricting unauthorised execution of programs by using dedicated hardware, e.g. dongles, smart cards, cryptographic processors, global positioning systems [GPS] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/101—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM] by binding digital rights to specific entities
    • G06F21/1011—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM] by binding digital rights to specific entities to devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/53—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2113—Multi-level security, e.g. mandatory access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了一种基于若干分区的MCU芯片信息保护方法和装置，所述MCU芯片包括指令总线、数据总线、闪存控制器和闪存用户区；所述的方法包括：确定所述指令总线在访问所述闪存用户区时，所访问的在先分区；进入所述在先分区对应的在先分区工作状态；再次确定所述指令总线在访问所述闪存用户区时，所访问的当前分区；若所述在先分区与所述当前分区不一致，则进入过渡状态；判断处于所述过渡状态下的时间是否达到预设的等待时间；若是，则进入所述当前分区对应的分区工作状态。本发明用以保护程序不被客户窃取，同时保护合作开发程序的公司不能相互窃取对方的程序。

Description

一种基于若干分区的MCU芯片信息保护方法和装置
技术领域
本发明涉及电子电路技术领域，特别是涉及一种基于若干分区的MCU芯片信息保护方法和一种基于若干分区的MCU芯片信息保护装置。
背景技术
随着集成电路技术的不断提高，MCU(Micro Control Unit，微控制单元)芯片的应用越来越广泛，小到儿童玩具，大到工程机械，都需要用到MCU芯片。MCU芯片通常包含CPU(Central Processing Unit，中央处理器)、闪存(Flash Memory)、SRAM(Static Random Access Memory，静态随机存储器)和各种外围设备。在MCU芯片掉电时，闪存的内容不会丢失，而SRAM的内容则会丢失。闪存通常会被分为两个独立的区域：一个是闪存用户区，用来存储用户的程序；另一个是闪存信息区，用来存放MCU芯片的配置信息。SRAM一般用作片上缓存。
对于MCU芯片的方案商而言，也就是基于MCU芯片开发程序和外围电路的厂商，程序最终会烧写到MCU芯片的闪存用户区中，由于方案商的核心价值在于所开发的程序，故需要保证程序绝对安全，不能被他人窃取。MCU芯片的信息保护方案的目标就是保护闪存用户区的内容不被他人窃取。目前市场上的MCU芯片的产品在信息保护方案方面，都只是对其闪存用户区的内容整体地保护，无法满足多家公司合作开发程序的需求。因为它只能保护闪存用户区的内容不被客户窃取，而不能阻止合作开发程序的公司相互窃取对方的程序。
因此，目前需要本领域技术人员迫切解决的一个技术问题就是：提出一种MCU芯片的信息保护方案，用以保护程序不被客户窃取，同时保护合作开发程序的公司不能相互窃取对方的程序。
发明内容
本发明实施例所要解决的技术问题是提供一种基于若干分区的MCU芯片信息保护方法，用以保护程序不被客户窃取，同时保护合作开发程序的公司不能相互窃取对方的程序。
相应的，本发明实施例还提供了一种基于若干分区的MCU芯片信息保护装置，用以保证上述方法的实现及应用。
为了解决上述问题，本发明公开了一种基于若干分区的MCU芯片信息保护方法，所述MCU芯片包括指令总线、数据总线、闪存控制器和闪存用户区；所述闪存控制器用于将闪存用户区划分为若干分区，所述若干分区分别具有对应的分区工状态，所述的方法包括：
确定所述指令总线在访问所述闪存用户区时，所访问的在先分区；
进入所述在先分区对应的在先分区工作状态；
再次确定所述指令总线在访问所述闪存用户区时，所访问的当前分区；
若所述在先分区与所述当前分区不一致，则进入过渡状态；
判断处于所述过渡状态下的时间是否达到预设的等待时间；
若是，则进入所述当前分区对应的分区工作状态。
优选地，
在所述在先分区工作状态下，允许所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述过渡状态下，暂停所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述当前分区工作状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问其他分区，但允许所述数据总线访问所述当前分区。
优选地，所述方法还包括：
在所述MCU芯片复位后，进入初始状态；在所述初始状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问所述若干分区。
优选地，所述MCU芯片包括CPU，所述CPU为哈佛结构；所述预设的等待时间与CPU的特性相关；若所述CPU为ARM Cortex-M3，则所述预设的等待时间为20个CPU时钟周期。
优选地，所述MCU芯片包括闪存信息区，所述闪存信息区包括选项字节；所述闪存用户区具有读保护级别，所述若干分区分别具有对应的读保护状态；所述的方法还包括：
依据所述选项字节确定所述闪存用户区的读保护级别和所述若干分区的读保护状态。
优选地，所述MCU芯片设计有私有设备，所述若干分区分别具有对应的分区使能信号，所述私有设备用于在接收到所述分区使能信号时正常工作。
优选地，所述私有设备包括静态随机存储器SRAM。
本发明实施例还公开了一种基于若干分区的MCU芯片信息保护装置，所述MCU芯片包括指令总线、数据总线、闪存控制器和闪存用户区；所述闪存控制器用于将闪存用户区划分为若干分区，所述若干分区分别具有对应的分区工状态，所述的装置包括：
初次确定模块，用于确定所述指令总线在访问所述闪存用户区时，所访问的在先分区；
第一进入模块，用于进入所述在先分区对应的在先分区工作状态；
再次确定模块，用于再次确定所述指令总线在访问所述闪存用户区时，所访问的当前分区；
第二进入模块，用于若所述在先分区与所述当前分区不一致，则进入过渡状态；
判断模块，用于判断处于所述过渡状态下的时间是否达到预设的等待时间；若是，则第三进入模块；
第三进入模块，用于进入所述当前分区对应的分区工作状态。
优选地，
在所述在先分区工作状态下，允许所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述过渡状态下，暂停所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述当前分区工作状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问其他分区，但允许所述数据总线访问所述当前分区。
优选地，所述装置还包括：
第四进入模块，用于在所述MCU芯片复位后，进入初始状态；在所述初始状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问所述若干分区。
优选地，所述MCU芯片包括CPU，所述CPU为哈佛结构；所述预设的等待时间与CPU的特性相关；若所述CPU为ARM Cortex-M3，则所述预设的等待时间为20个CPU时钟周期。
优选地，所述MCU芯片包括闪存信息区，所述闪存信息区包括选项字节；所述闪存用户区具有读保护级别，所述若干分区分别具有对应的读保护状态；所述的装置还包括：
状态确定模块，用于依据所述选项字节确定所述闪存用户区的读保护级别和所述若干分区的读保护状态。
优选地，所述MCU芯片设计有私有设备，所述若干分区分别具有对应的分区使能信号，所述私有设备用于在接收到所述分区使能信号时正常工作。
与现有技术相比，本发明实施例包括以下优点：
在本发明实施例中，在MCU芯片中的闪存控制器将闪存用户区划分为若干分区，当指令总线访问闪存用户区时，闪存用户区可以正常接受指令总线的访问，但是数据总线访问分区将受到限制。本发明实施例在指令总线访问闪存用户区时，只允许数据总线访问指令总线所访问的分区，可以保护在闪存用户区中的程序不被合作开发程序的其他公司窃取。
在本发明实施例中，还对MCU芯片设置有读保护级别和读保护状态，根据闪存信息区中的选项字节，确定该MCU芯片对闪存的读保护级别和读保护状态，限制对于闪存用户区的操作。在多家公司合作开发MCU芯片中的程序时，当某个公司开发完毕后，可以提高闪存用户区的读保护级别或设置读保护状态，以限制其他公司读取器烧录到闪存用户区的程序，从而避免合作开发程序的公司相互窃取对方的程序。此外，如果有人想通过降低读保护级别或取消读保护状态的方式去获得访问闪存用户区的程序的权限，闪存用户区中的程序都将被擦除，进一步保护了公司的开发成果。
在本发明实施例中，可以将分区划分给不同合作开发的公司，并且可以将外围设备设计为某一分区的私有设备，每个分区具有对应的分区使能信号，而分区使能信号可以控制其所对应的私有设备。例如，根据分区使能信号，可以开启或关闭对应私有设备的部分或全部功能，避免了合作开发的公司所开发的程序运行的中间结果，被其他合作公司得到。
附图说明
图1是本发明的一种基于若干分区的MCU芯片信息保护方法实施例的步骤流程图；
图2是本发明的一种基于哈佛结构CPU的MCU芯片的系统结构示意图；
图3是本发明的一种基于若干分区的MCU芯片闪存控制器的工作流程示意图；
图4是本发明的一种基于若干分区的MCU芯片信息保护装置实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
下面介绍了本发明实施例的一种MCU芯片的信息保护方案。
通过闪存信息区的若干控制位来控制闪存控制器的读保护级别。闪存控制器的读保护级别分三级，各级别的特征如下：
零级读保护：闪存用户区完全开放，可以任意读、写和擦除。闪存信息区也一样完全开放。
一级读保护：从闪存用户区启动可以正常访问闪存用户区；其他启动方式(包括从其他位置启动以及JTAG(Joint Test Action Group，联合测试工作组))等调试手段均不能访问闪存用户区，读、写和擦除等操作都不行。在此级别下，可以访问闪存信息区，但如果修改控制位将闪存控制器的读保护级别改为零级，闪存用户区的内容会全部被擦除。
二级读保护：从闪存用户区启动可以正常访问闪存用户区；其他启动方式(包括从其他位置启动以及JTAG等调试手段)均不可用。在此级别下，闪存信息区只可读，不可写，也不可擦除。
上述的MCU芯片的信息保护方案，是将闪存用户区作为一个整体来保护的。如果MCU芯片的程序完全由一家公司来开发，采用此方案可以满足需求。但随着MCU芯片应用日趋复杂，MCU芯片的程序会越来越复杂。将来会有多家公司合作开发程序的需求。而该MCU芯片信息保护方案是满足不了的。因为它只能保护闪存用户区的内容不被客户窃取，不能阻止合作开发程序的公司之间相互窃取对方的程序。基于这样的需求，本发明实施例进一步提出了一种MCU芯片的信息保护方案。
应用本发明实施例的MCU信息保护方案，可以满足多家公司合作开发MCU芯片程序的需求。本发明实施例将闪存用户区分为若干分区，合作开发程序的多家公司可分别将自己开发的程序烧写到属于自己的分区中。本发明实施例可以保证多家公司的程序之间既可以正常实现相互调用，又不能相互窃取对方分区中的程序，同时保护程序不被客户窃取。另外，如果SRAM和其他外围设备都由合作的多家公司共享，程序有可能通过这些共享资源被合作方窃取。对此，本发明实施例还可以将特定SRAM或外围设备划分给某一方作为私有设备，扩宽了本发明实施例的应用范围。
参照图1，示出了本发明的一种基于若干分区的MCU芯片信息保护方法实施例的步骤流程图，所述MCU芯片可以包括指令总线、数据总线、闪存控制器和闪存用户区；所述闪存控制器用于将闪存用户区划分为若干分区，所述若干分区分别具有对应有分区工状态。
参照图2所示的本发明的一种基于哈佛结构CPU的MCU芯片的系统结构示意图，MCU芯片通常包含CPU、总线、闪存、闪存控制器、SRAM、各种主设备和从设备(外围设备)等等。其中，所述总线可以包括指令总线、数据总线和系统总线。在具体实现中，CPU通过指令总线、数据总线和系统总线与总线互联矩阵相连。指令总线负责读取指令；数据总线负责数据访问；系统总线负责访问外围设备。
MCU芯片的闪存控制器是连接总线和闪存的桥梁。闪存控制器有同样的三条总线与总线互联矩阵相连，其中指令总线负责接受CPU的取指令访问；数据总线负责接受CPU的数据访问；它的配置寄存器是通过系统总线被访问的。SRAM以及各种外围设备都是连接在总线互联矩阵上的。在本发明实施例中，在多家公司合作开发MCU芯片的程序时，可以将若干分区分别划分给合作开发程序的多家公司，并且可以将外围设备设计为某一分区的私有设备，每个分区具有对应的分区使能信号，私有设备会受闪存控制器输出的分区使能信号控制。
所述“访问”包含所有的操作。MCU芯片的总线有读操作和写操作，那么总线访问包含读操作和写操作。闪存有读操作、写操作和擦除操作，那么对闪存的访问就包含读操作、写操作和擦除操作。
所述的方法具体可以包括如下步骤：
步骤101，确定所述指令总线在访问所述闪存用户区时，所访问的在先分区；
步骤102，进入所述在先分区对应的在先分区工作状态；
步骤103，再次确定所述指令总线在访问所述闪存用户区时，所访问的当前分区；
步骤104，若所述在先分区与所述当前分区不一致，则进入过渡状态；
步骤105，判断处于所述过渡状态下的时间是否达到预设的等待时间；若是，则执行步骤106；
步骤106，进入所述当前分区对应的分区工作状态。
在本发明具体应用的一种优选示例中，
在所述在先分区工作状态下，允许所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述过渡状态下，暂停所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述当前分区工作状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问其他分区，但允许所述数据总线访问所述当前分区。
应用本发明实施例，至少具有如下两个优点：第一，保护闪存的内容不被终端客户窃取；第二，确保合作开发程序的多家公司之间不能相互窃取对方的程序。
合作开发程序的多家公司一定有一家是开发主程序的，其他则是开发库函数的。此处将开发主程序的公司称为主公司，开发库函数的公司称为从公司。合作开发程序的多家公司分别对应的不同的分区。较佳地，主分区位于靠前段地址空间，从分区位于靠后段地址空间。这样便于MCU芯片启动时率先执行主公司的程序。本发明实施例的MCU芯片信息保护的方法可以分为三部分来描述：第一部分是分区保护工作方式；第二部分是读保护的定义及使用方法；第三部分是私有设备的实现方法。前两部分是在闪存控制器中实现的；第三部分是根据闪存控制器输出的分区使能信号在私有设备中实现的。
第一部分：分区保护工作方式。
在闪存用户区启动时，闪存用户区可以正常接受CPU指令总线的访问，并可以受限制的接受CPU数据总线的访问，但不接受其他主设备的访问。
参照图3所示的本发明的一种基于若干分区的MCU芯片闪存控制器的工作流程示意图，在本示例中，闪存用户区共有n个分区，每个分区分别具有对应工作状态、过渡状态以及一系列判断条件。在图3中只详细描述了第x分区工作状态，其他分区是类似的。在本发明实施例中有多少个分区，就可以有多少个分区状态，在以下的步骤中为了较好理解，只描述了第x分区工作状态、第y分区工作状态和第z分区工作状态，其他分区工作状态则略去了，但是不应当理解本发明实施例只有第x分区工作状态、第y分区工作状态和第z分区工作状态。其中，x，y，z，k都是大于等于1且小于等于n的任意正整数，x，y，z互不相等，且k不等于x。当n等于2这个特殊值时，1到n之间只有1和2两个正整数，在此情况下z不存在。具体的步骤如下所示：
在MCU芯片复位后，闪存控制器处于初始状态。在初始状态下，指令总线可以访问所有分区，数据总线不能访问任何分区。如果指令总线没有访问闪存用户区，则保持在初始状态；否则，根据指令总线所访问的地址属于哪个分区来跳转到对应该分区的分区工作状态。
在第x分区工作状态下，指令总线可以访问所有分区，数据总线可以访问第x分区但不能访问其他分区(若访问其他分区，返回错误响应)。如果指令总线没有访问闪存用户区，则保持在当前状态；否则，如果指令总线访问的是第x分区，则保持当前的分区工作状态，如果指令总线访问的是其他分区，则跳转到第x分区过渡状态。
在第x分区过渡状态下，首先要记录刚才指令总线访问的是哪个分区(设为第k分区)，同时暂停响应指令总线，数据总线可以访问第x分区但不能访问其他分区(访问其他分区，返回错误响应)。如果还没有达到预设的等待时间，则保持在当前状态；否则，跳转到第k分区工作状态。
在本发明的具体应用的一种示例中，在过渡状态中的预设等待时间的长短与MCU芯片的CPU的特性相关。哈佛结构CPU通过指令总线读取指令，通过数据总线完成数据访问，两者是并行工作的。CPU通过指令总线取得要执行的指令，经过指令解析得出是否需要数据访问以及需要访问哪个地址的数据，然后通过数据总线完成相应数据访问。
从指令总线读取指令到数据总线完成相应数据访问要经过若干周期。过渡状态的作用就是在阻止针对其他分区的指令总线访问完成的同时，让之前针对当前工作分区的指令所对应的数据访问都完成，然后再跳转到新的工作分区。等待时间需足够长，以确保之前针对当前工作分区的指令所对应的数据访问都完成。以ARM Cortex-M3为例，等待时间可设置为20个CPU时钟周期。
第二部分：读保护的定义及使用方法。
在本发明的一种优选实施例中，所述MCU芯片可以包括闪存信息区，所述闪存信息区可以包括选项字节；所述闪存用户区具有读保护级别，所述若干分区可以分别具有对应的读保护状态级别和所述若干分区的读保护；所述的方法还可以包括如下：
依据所述选项字节确定所述闪存用户区的读保护级别和所述若干分区的读保护状态。
读保护的作用是限制各种调试手段对闪存用户区的访问。各种调试手段指，从除闪存用户区之外的其他位置启动，以及JTAG(Joint TestAction Group，联合测试工作组)等调试手段。在所述各种读保护级别和读保护状态下，从闪存用户区启动时，CPU都可以按分区保护工作方式访问闪存用户区。
读保护级别分为三级，分别是零级、一级和二级。读保护状态仅在一级读保护下有效，闪存用户区的每个分区都有对应的读保护状态，若干个分区对应的读保护状态可以同时有效或同时无效。选项字节控制读保护级别和读保护状态的方法随意，只要能区分不同的读保护级别和读保护状态并且方便读保护级别和读保护状态按上述要求切换即可。作为实施例介绍一种控制方法如下。由一个字节来控制读保护级别：当该字节为0xA5(0x代表A5是十六进制数)时，读保护级别为零级；当该字节为0xFF时，读保护级别为一级；当该字节为0x5A时，读保护级别为二级。由n个字节来分别控制n个分区对应的读保护状态：当其中某字节为0xFF时，对应分区的读保护状态为无效；当其中某字节为0x00时，对应分区的读保护状态为有效。
读保护级别和读保护状态的特征如下：
零级读保护是MCU芯片的出厂设置。在此级别下，闪存用户区可以接受各种调试手段的访问；选项字节可以接受读、写和擦除操作。
一级读保护是给合作开发程序的若干家公司用的。在此级别下，闪存用户区的每个分区都有对应的读保护状态。当读保护状态为无效时，对应分区可以接受各种调试手段的访问；当读保护状态为有效时，对应分区不能接受任何调试手段的访问。芯片的出厂设置是每个分区的读保护状态都为无效。选项字节可以接受读、写和擦除操作。也就是说，读保护状态和读保护级别都可以随意更改。但是，如果将已配置为有效的读保护状态更改为无效，对应分区的内容会在读保护状态变为无效之前自动被全部擦除；如果将读保护级别更改为零级，整个闪存用户区的内容会在读保护级别变为零级之前自动被全部擦除。
二级读保护是MCU芯片交到终端客户手中的形态。在此级别下，所有调试手段均不可用；选项字节只接受读操作，不接受写操作和擦除操作。
第三部分：私有设备的实现方法。
在本发明的一种优选实施例中，所述MCU芯片可以设计有私有设备，所述若干分区可以分别具有对应的分区使能信号，所述私有设备可以用于在接收到所述分区使能信号时正常工作。
在本发明实施例中，私有设备是通过闪存控制器输出的分区使能信号控制的设备。每个分区可以对应1比特分区使能信号。分区使能信号表示对应分区处于工作状态。例如，分区使能信号在对应分区的分区工作状态和分区过渡状态下为1，其他状态下为0。控制的方法就是根据特定分区使能信号的状态，开启或关闭相应设备的部分或全部功能。
例如，若想让某私有SRAM只允许主公司的程序读，可以用主分区使能信号来作为SRAM读通路的使能信号；若想让某私有设备的运算结果寄存器只允许某个从公司的程序读，可以用该从公司对应的从分区使能信号来选通结果寄存器的读通路；若想让某私有设备只允许主公司的程序配置，可以用主分区使能信号来作为设备寄存器的配置使能信号。
当然，在实际中也可以不设计私有设备。比如全部的设备可以为共享，本发明实施例对此不加以限制。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
参照图4，示出了本发明的一种MCU芯片信息保护装置实施例的结构框图，所述MCU芯片可以包括指令总线、数据总线、闪存控制器和闪存用户区。所述闪存控制器用于将闪存用户区划分为若干分区，所述若干分区可以分别具有对应有分区工状态，所述的装置具体可以包括如下模块：
初次确定模块201，用于确定所述指令总线在访问所述闪存用户区时，所访问的在先分区；
第一进入模块202，用于进入所述在先分区对应的在先分区工作状态；
再次确定模块203，用于再次确定所述指令总线在访问所述闪存用户区时，所访问的当前分区；
再次确定模块204，用于若所述在先分区与所述当前分区不一致，则进入过渡状态；
判断模块205，用于判断处于所述过渡状态下的时间是否达到预设的等待时间；若是，则第三进入模块206；
第三进入模块206，用于进入所述当前分区对应的分区工作状态。
在本发明的一种优选实施例中，
在所述在先分区工作状态下，允许所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述过渡状态下，暂停所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述当前分区工作状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问其他分区，但允许所述数据总线访问所述当前分区。
在本发明的一种优选实施例中，所述装置还可以包括如下模块：
第四进入模块，用于在所述MCU芯片复位后，进入初始状态；在所述初始状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问所述若干分区。
在本发明的一种优选实施例中，所述MCU芯片可以包括CPU，所述CPU可以为哈佛结构；所述预设的等待时间可以与CPU的特性相关；若所述CPU为ARM Cortex-M3，则所述预设的等待时间可以为20个CPU时钟周期。
在本发明的一种优选实施例中，所述MCU芯片可以包括闪存信息区，所述闪存信息区可以包括选项字节；所述闪存用户区具有读保护级别，所述若干分区可以分别具有对应的读保护状态；所述的装置还可以包括如下模块：
状态确定模块，用于依据所述选项字节确定所述闪存用户区的读保护级别和所述若干分区的读保护状态。
在本发明的一种优选实施例中，所述MCU芯片可以设计有私有设备，所述若干分区可以分别具有对应的分区使能信号，所述私有设备可以用于在接收到所述分区使能信号时正常工作。
在本发明的一种优选实施例中，所述私有设备可以包括静态随机存储器SRAM。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种基于若干分区的MCU芯片信息保护方法和一种基于若干分区的MCU芯片信息保护装置保护装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种基于若干分区的MCU芯片信息保护方法，其特征在于，所述MCU芯片包括指令总线、数据总线、闪存控制器和闪存用户区；所述闪存控制器用于将闪存用户区划分为若干分区，所述若干分区分别具有对应的分区工状态，所述的方法包括：
确定所述指令总线在访问所述闪存用户区时，所访问的在先分区；
进入所述在先分区对应的在先分区工作状态；
再次确定所述指令总线在访问所述闪存用户区时，所访问的当前分区；
若所述在先分区与所述当前分区不一致，则进入过渡状态；
判断处于所述过渡状态下的时间是否达到预设的等待时间；
若是，则进入所述当前分区对应的分区工作状态。
2.根据权利要求1所述的方法，其特征在于，
在所述在先分区工作状态下，允许所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述过渡状态下，暂停所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述当前分区工作状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问其他分区，但允许所述数据总线访问所述当前分区。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述MCU芯片复位后，进入初始状态；在所述初始状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问所述若干分区。
4.根据权利要求1所述的方法，其特征在于，所述MCU芯片包括CPU，所述CPU为哈佛结构；所述预设的等待时间与CPU的特性相关；若所述CPU为ARM Cortex-M3，则所述预设的等待时间为20个CPU时钟周期。
5.根据权利要求1所述的方法，其特征在于，所述MCU芯片包括闪存信息区，所述闪存信息区包括选项字节；所述闪存用户区具有读保护级别，所述若干分区分别具有对应的读保护状态；所述的方法还包括：
依据所述选项字节确定所述闪存用户区的读保护级别和所述若干分区的读保护状态。
6.根据权利要求1所述的方法，其特征在于，所述MCU芯片设计有私有设备，所述若干分区分别具有对应的分区使能信号，所述私有设备用于在接收到所述分区使能信号时正常工作。
7.根据权利要求6所述的方法，其特征在于，所述私有设备包括静态随机存储器SRAM。
8.一种基于若干分区的MCU芯片信息保护装置，其特征在于，所述MCU芯片包括指令总线、数据总线、闪存控制器和闪存用户区；所述闪存控制器用于将闪存用户区划分为若干分区，所述若干分区分别具有对应的分区工状态，所述的装置包括：
初次确定模块，用于确定所述指令总线在访问所述闪存用户区时，所访问的在先分区；
第一进入模块，用于进入所述在先分区对应的在先分区工作状态；
再次确定模块，用于再次确定所述指令总线在访问所述闪存用户区时，所访问的当前分区；
第二进入模块，用于若所述在先分区与所述当前分区不一致，则进入过渡状态；
判断模块，用于判断处于所述过渡状态下的时间是否达到预设的等待时间；若是，则第三进入模块；
第三进入模块，用于进入所述当前分区对应的分区工作状态。
9.根据权利要求8所述的装置，其特征在于，
在所述在先分区工作状态下，允许所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述过渡状态下，暂停所述指令总线访问所述闪存用户区，允许所述数据总线访问所述在先分区，但禁止所述数据总线访问其他分区；
在所述当前分区工作状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问其他分区，但允许所述数据总线访问所述当前分区。
10.根据权利要求8所述的装置，其特征在于，所述装置还包括：
第四进入模块，用于在所述MCU芯片复位后，进入初始状态；在所述初始状态下，允许所述指令总线访问所述闪存用户区，禁止所述数据总线访问所述若干分区。
11.根据权利要求8所述的装置，其特征在于，所述MCU芯片包括CPU，所述CPU为哈佛结构；所述预设的等待时间与CPU的特性相关；若所述CPU为ARM Cortex-M3，则所述预设的等待时间为20个CPU时钟周期。
12.根据权利要求8所述的装置，其特征在于，所述MCU芯片包括闪存信息区，所述闪存信息区包括选项字节；所述闪存用户区具有读保护级别，所述若干分区分别具有对应的读保护状态；所述的装置还包括：
状态确定模块，用于依据所述选项字节确定所述闪存用户区的读保护级别和所述若干分区的读保护状态。
13.根据权利要求8所述的装置，其特征在于，所述MCU芯片设计有私有设备，所述若干分区分别具有对应的分区使能信号，所述私有设备用于在接收到所述分区使能信号时正常工作。
CN201410850607.9A 2014-12-30 2014-12-30 一种基于若干分区的mcu芯片信息保护方法和装置 Active CN104573421B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410850607.9A CN104573421B (zh) 2014-12-30 2014-12-30 一种基于若干分区的mcu芯片信息保护方法和装置
EP15874626.3A EP3242237B1 (en) 2014-12-30 2015-01-30 Sub-area-based method and device for protecting information of mcu chip
US15/505,616 US10592644B2 (en) 2014-12-30 2015-01-30 Information protection method and device based on a plurality of sub-areas for MCU chip
PCT/CN2015/071983 WO2016106933A1 (zh) 2014-12-30 2015-01-30 一种基于若干分区的mcu芯片信息保护方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410850607.9A CN104573421B (zh) 2014-12-30 2014-12-30 一种基于若干分区的mcu芯片信息保护方法和装置

Publications (2)

Publication Number Publication Date
CN104573421A true CN104573421A (zh) 2015-04-29
CN104573421B CN104573421B (zh) 2017-12-22

Family

ID=53089465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410850607.9A Active CN104573421B (zh) 2014-12-30 2014-12-30 一种基于若干分区的mcu芯片信息保护方法和装置

Country Status (4)

Country Link
US (1) US10592644B2 (zh)
EP (1) EP3242237B1 (zh)
CN (1) CN104573421B (zh)
WO (1) WO2016106933A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112905962A (zh) * 2021-03-04 2021-06-04 深圳市航顺芯片技术研发有限公司 一种mcu内程序代码保护的方法、智能终端及存储介质
CN113448639A (zh) * 2021-08-27 2021-09-28 阿里云计算有限公司 用户配置变量区的访问方法、装置、设备和存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199023A (zh) * 2019-12-23 2020-05-26 上海琪埔维半导体有限公司 一种mcu程序的密钥系统及解密方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123507A (zh) * 2007-10-08 2008-02-13 杭州华三通信技术有限公司 一种存储装置上数据信息的保护方法和存储装置
US20080263045A1 (en) * 2007-04-19 2008-10-23 Sophi Industries Llc Multi-tiered secured information hub
CN101566972A (zh) * 2009-05-12 2009-10-28 苏州国芯科技有限公司 嵌入式系统用户多分区存储空间访问权限的安全控制方法
CN103853496A (zh) * 2012-11-28 2014-06-11 华为技术有限公司 实现同一内存技术设备分区挂接多种设备的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281268B2 (en) * 1999-11-14 2007-10-09 Mcafee, Inc. System, method and computer program product for detection of unwanted processes
US7970859B2 (en) * 2006-11-09 2011-06-28 Raritan Americas, Inc. Architecture and method for remote platform control management
US20140075567A1 (en) * 2009-01-28 2014-03-13 Headwater Partners I Llc Service Processor Configurations for Enhancing or Augmenting System Software of a Mobile Communications Device
JP5981845B2 (ja) * 2011-03-02 2016-08-31 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 仮想計算機システム、仮想計算機制御方法、仮想計算機制御プログラム、及び半導体集積回路
GB2513727B (en) 2012-06-27 2015-06-24 Nordic Semiconductor Asa Memory protection
KR101244731B1 (ko) * 2012-09-11 2013-03-18 주식회사 안랩 디버그 이벤트를 이용한 악성 쉘 코드 탐지 장치 및 방법
CN104123123A (zh) * 2013-04-24 2014-10-29 成都飞机设计研究所 一种非相似三余度飞控软件开发方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080263045A1 (en) * 2007-04-19 2008-10-23 Sophi Industries Llc Multi-tiered secured information hub
CN101123507A (zh) * 2007-10-08 2008-02-13 杭州华三通信技术有限公司 一种存储装置上数据信息的保护方法和存储装置
CN101566972A (zh) * 2009-05-12 2009-10-28 苏州国芯科技有限公司 嵌入式系统用户多分区存储空间访问权限的安全控制方法
CN103853496A (zh) * 2012-11-28 2014-06-11 华为技术有限公司 实现同一内存技术设备分区挂接多种设备的方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112905962A (zh) * 2021-03-04 2021-06-04 深圳市航顺芯片技术研发有限公司 一种mcu内程序代码保护的方法、智能终端及存储介质
CN113448639A (zh) * 2021-08-27 2021-09-28 阿里云计算有限公司 用户配置变量区的访问方法、装置、设备和存储介质

Also Published As

Publication number Publication date
EP3242237A4 (en) 2018-06-13
US10592644B2 (en) 2020-03-17
EP3242237A1 (en) 2017-11-08
US20170277871A1 (en) 2017-09-28
CN104573421B (zh) 2017-12-22
WO2016106933A1 (zh) 2016-07-07
EP3242237B1 (en) 2020-01-08

Similar Documents

Publication Publication Date Title
CN104636275B (zh) 一种mcu芯片的信息保护方法和装置
CN104598402A (zh) 一种闪存控制器和闪存控制器的控制方法
JP4814786B2 (ja) データ処理システムにおけるメモリ管理
KR100695187B1 (ko) 단일 스텝 처리 방법 및 장치
CN100565472C (zh) 一种适用于多处理器核系统芯片的调试方法
CN107436809B (zh) 数据处理器
KR970012145A (ko) 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법
CN103383667A (zh) 存储器保护电路、处理单元和存储器保护方法
WO2017020647A1 (zh) 基于新型存储器的嵌入式文件系统及其实现方法
CN107273245B (zh) 运算装置与运作方法
US20160299859A1 (en) Apparatus and method for external access to core resources of a processor, semiconductor systems development tool comprising the apparatus, and computer program product and non-transitory computer-readable storage medium associated with the method
WO2012069872A1 (en) Method for setting breakpoints, and an integrated circuit and debug tool therefor
US9176821B2 (en) Watchpoint support system for functional simulator
CN104573421A (zh) 一种基于若干分区的mcu芯片信息保护方法和装置
US9081657B2 (en) Apparatus and method for abstract memory addressing
CN104657685A (zh) 保护非易失性存储器中存储的程序代码的装置
JP2006092029A (ja) マイクロコンピュータ及びトレース制御方法
CN103389893B (zh) 一种配置寄存器读写方法及装置
Sutter Embedded systems firmware demystified
CN115269199A (zh) 数据处理方法、装置、电子设备及计算机可读存储介质
CN113238842A (zh) 任务执行方法、装置及存储介质
CN103077104A (zh) 一种片上系统的验证方法、装置和系统
KR20210108466A (ko) 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템
JP2020140380A (ja) 半導体装置及びデバッグシステム
JP2007510221A (ja) デバイスのオペレーティング・モードを選択的にイネーブルするためのシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.