KR930018389A - 데이타 처리 시스템의 명령 수행 순서를 결정하는 방법 및 장치 - Google Patents

데이타 처리 시스템의 명령 수행 순서를 결정하는 방법 및 장치 Download PDF

Info

Publication number
KR930018389A
KR930018389A KR1019930001832A KR930001832A KR930018389A KR 930018389 A KR930018389 A KR 930018389A KR 1019930001832 A KR1019930001832 A KR 1019930001832A KR 930001832 A KR930001832 A KR 930001832A KR 930018389 A KR930018389 A KR 930018389A
Authority
KR
South Korea
Prior art keywords
command
data processing
bus
order
processing system
Prior art date
Application number
KR1019930001832A
Other languages
English (en)
Other versions
KR100315880B1 (ko
Inventor
씨. 모이어 윌리암
비. 굴레트 제임스
비. 페페 카라
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR930018389A publication Critical patent/KR930018389A/ko
Application granted granted Critical
Publication of KR100315880B1 publication Critical patent/KR100315880B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

데이타 처리시스템(10)에서의 명령 수행순서를 결정하기 위한 방법 및 장치, 한 형식에 있어서, 데이타 처리 시스템(10)에 의해서 제어비트(52)가 사용되어 표준명령이 수행되는지 또는 수정형 명령이 수행되는지를 결정한다. 표준명령은 읽기 버스 사이클을 실행하고, 이어서 쓰기버스 사이클을 실행한다. 버스(12)는, 세마포어의 여러 응용에서의 긴밀성을 유지하도록 하기 위하여, 읽기사이클과 쓰기사이클 사이에서, 반드시 폐쇄되어 있어야 한다. 수정형 명령은 버퍼된 쓰기버스 사이클을 실행하고, 이어서 읽기버스 사이클을 수행한다. 버스(12)는, 세마포어의 여러 용용에서의 긴밀성을 유지하도록 하기 위하여, 읽기사이클과 쓰기사이클 사이에서, 폐쇄되어 있어야 할 필요가 없다. 버스(12)가 폐쇄되어 있지 않으면, 버스 시스템에서의 버스 대역폭을 증가시킬 수 있다.

Description

데이타 처리 시스템의 명령 수행 순서를 결정하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 데이타 처리 시스템 및 버스의 블럭도, 제2도는 본 발명의 실시예에 따른 제1도의 제어 레지스터 화일의 블럭도, 제3도는 본 발명의 실시예에 따른 계층버스(hierarchical bus) 시스템의 블럭도.

Claims (4)

  1. 다수의 단계로 이루어진 명령을 수행할 수 있는 데이타 처리 유닛(10)에 있어서, 상기 명령의 수행을 제어하는 제1수단(20)및 , 상기 제1수단(20)과 접속되어 있고, 제1논리상태와 제2논리상태를 구비하여, 상기 제1논리상태에 있을 겨우에는, 상기 제1수단(20)으로 하여금 상기 다수의 계들을 제1순서로 수행하도록 하고, 상기 제2논리상태에 있을 경우에는 상기 제1수단(20)으로 하여금 상기 다수의 단계들을 제2순서로 수행하도록 하는 제2수단(52 또는 27)를 포함하는 것을 특징으로하는 데이타 처리 유닛.
  2. 외부 메모리(56)와 접속되어, 명령어를 수행할 수 있는 데이타처리 유닛(10)에 있어서, 상기 명령을 제어하는 제1수단(20) 및 상기 제1수단(20)과 접속되어 있고, 제1논리상태 및 제2논리상태를 구비하여, 상기 제1논리상태에 있을 경우에는, 상기 제1수단(20)으로 하여금 상기 명령의 쓰기단계에 앞서, 상기 명령의 읽기단계를 수행하도록 하고 상기 제2논리상태에 있을 경우에는, 상기 제1수단(20)으로하여금 상기 명령의 읽기단계에 앞서 상기 명령의 쓰기단계를 수행하도록 하는 제2수단(52 또는 27)을 포함하는 것을 특징으로 하는 데이타 처리 유닛.
  3. 데이타 처리 유닛(10)에서 명령을 수행하는 데 필요한 다수의 작업의 순서를 결정하는 방법에 있어서, 상기 데이타 처리 유닛(10)의 사용자로 하여금 제어수단(52 또는 27)의 논리 상태를 결정할 수 있도록 하는 단계와, 상기 명령에 대한 다수의 작업중 제1순서와 상기 동일 명령에 대한 다수의 동일 작업의 제2순서중 하나를, 선택된 순서로서, 선택하기 위해 상기 제어수단(52 또는 27)을 사용하는 단계 및, 상기 선택된 순서를 사용하여 상기 명령어를 수행하는 단계를 포함하는 것을 특징으로 하는 순서 결정방법.
  4. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930001832A 1992-02-14 1993-02-11 데이타처리유닛및작업순서결정방법 KR100315880B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US837,470 1977-09-28
US83747092A 1992-02-14 1992-02-14

Publications (2)

Publication Number Publication Date
KR930018389A true KR930018389A (ko) 1993-09-21
KR100315880B1 KR100315880B1 (ko) 2002-02-19

Family

ID=25274538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001832A KR100315880B1 (ko) 1992-02-14 1993-02-11 데이타처리유닛및작업순서결정방법

Country Status (5)

Country Link
US (1) US5594880A (ko)
EP (1) EP0555680B1 (ko)
JP (1) JP3431941B2 (ko)
KR (1) KR100315880B1 (ko)
DE (1) DE69326705T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
US5734874A (en) * 1994-04-29 1998-03-31 Sun Microsystems, Inc. Central processing unit with integrated graphics functions
US5732244A (en) * 1995-07-24 1998-03-24 Unisys Corp. Multiprocessor with split transaction bus architecture for sending retry direction to other bus module upon a match of subsequent address bus cycles to content of cache tag
US5872980A (en) * 1996-01-25 1999-02-16 International Business Machines Corporation Semaphore access control buffer and method for accelerated semaphore operations
US5754878A (en) * 1996-03-18 1998-05-19 Advanced Micro Devices, Inc. CPU with DSP function preprocessor having pattern recognition detector that uses table for translating instruction sequences intended to perform DSP function into DSP macros
US5781792A (en) * 1996-03-18 1998-07-14 Advanced Micro Devices, Inc. CPU with DSP having decoder that detects and converts instruction sequences intended to perform DSP function into DSP function identifier
US5794068A (en) * 1996-03-18 1998-08-11 Advanced Micro Devices, Inc. CPU with DSP having function preprocessor that converts instruction sequences intended to perform DSP function into DSP function identifier
US5784640A (en) * 1996-03-18 1998-07-21 Advanced Micro Devices, Inc. CPU with DSP function preprocessor having look-up table for translating instruction sequences intended to perform DSP function into DSP macros
FR2759472B1 (fr) * 1997-02-12 1999-05-07 Thomson Csf Registre semaphore rapide a fonctionnement securise sans protocole de bus specifique
US6263425B1 (en) * 1997-07-08 2001-07-17 National Semiconductor Corporation Circuit that implements semaphores in a multiprocessor environment without reliance on atomic test and set operations of the processor cores
US6000029A (en) * 1997-11-03 1999-12-07 Motorola, Inc. Method and apparatus for affecting subsequent instruction processing in a data processor
US6032178A (en) * 1998-01-12 2000-02-29 Siemens Aktiengesellschaft Method and arrangement for data transmission between units on a bus system selectively transmitting data in one of a first and a second data transmission configurations
US6415369B1 (en) * 2000-08-29 2002-07-02 Agere Systems Guardian Corp. Shared devices and memory using split bus and time slot interface bus arbitration

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699526A (en) * 1971-03-26 1972-10-17 Ibm Program selection based upon intrinsic characteristics of an instruction stream
US3886525A (en) * 1973-06-29 1975-05-27 Ibm Shared data controlled by a plurality of users
US4153319A (en) * 1977-12-12 1979-05-08 General Motors Corporation Locking shield for electrical terminal
US4336602A (en) * 1979-09-24 1982-06-22 Control Data Corporation Network for generating modified microcode addresses
US4354227A (en) * 1979-11-19 1982-10-12 International Business Machines Corp. Fixed resource allocation method and apparatus for multiprocessor systems having complementarily phased cycles
US4510582A (en) * 1981-06-01 1985-04-09 International Business Machines Corp. Binary number substitution mechanism
US4594657A (en) * 1983-04-22 1986-06-10 Motorola, Inc. Semaphore for memory shared by two asynchronous microcomputers
US4604694A (en) * 1983-12-14 1986-08-05 International Business Machines Corporation Shared and exclusive access control
US4722049A (en) * 1985-10-11 1988-01-26 Unisys Corporation Apparatus for out-of-order program execution
US4881194A (en) * 1987-11-16 1989-11-14 Intel Corporation Stored-program controller for equalizing conditional branch delays
US4815039A (en) * 1988-01-11 1989-03-21 Texas Instruments Incorporated Fast real-time arbiter
US4933901A (en) * 1988-01-11 1990-06-12 Texas Instruments Incorporated Method for assigning priority to read and write requests received closely in time
US5088048A (en) * 1988-06-10 1992-02-11 Xerox Corporation Massively parallel propositional reasoning
US5163140A (en) * 1990-02-26 1992-11-10 Nexgen Microsystems Two-level branch prediction cache

Also Published As

Publication number Publication date
JP3431941B2 (ja) 2003-07-28
KR100315880B1 (ko) 2002-02-19
JPH06119297A (ja) 1994-04-28
DE69326705D1 (de) 1999-11-18
US5594880A (en) 1997-01-14
DE69326705T2 (de) 2000-04-27
EP0555680B1 (en) 1999-10-13
EP0555680A1 (en) 1993-08-18

Similar Documents

Publication Publication Date Title
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
KR970012145A (ko) 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법
KR930018389A (ko) 데이타 처리 시스템의 명령 수행 순서를 결정하는 방법 및 장치
JPS62180427A (ja) プログラム制御回路
KR940012147A (ko) 마이크로컴퓨터 시스템
KR870004366A (ko) 데이터 처리 시스템
KR940015806A (ko) 확장가능한 레지스터를 제공하는 데이타 처리 시스템 및 그 방법
KR880014471A (ko) 가상 머신 시스템용의 게스트 머신 실행 제어시스템
KR880003243A (ko) 마이크로 프로세서
KR960016401B1 (ko) 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
US5854919A (en) Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit
KR970076252A (ko) 마이크로컴퓨터
SU1737440A1 (ru) Устройство дл программной обработки цифровой информации @
KR100304607B1 (ko) 프로그래머블로직콘트롤러용고속명령처리시스템
JPS5833584B2 (ja) 情報処理装置
JP2536238B2 (ja) 情報処理装置
KR950033821A (ko) 트레이스장치 및 이것을 사용한 에뮬레이터
KR850006743A (ko) 컴퓨터의 파이프라인 동작시의 바이패스 제어를 위한 시스템
JPS60209837A (ja) マイクロプログラム制御装置
JPS6320631A (ja) レジスタ選択方式
KR940015868A (ko) 중앙제어 장치의 입출력 포트를 이용한 데이타 읽기/쓰기 회로
JPH04343132A (ja) 中央演算処理装置
JPH0721768B2 (ja) 情報処理装置
JPH02287732A (ja) レジスタアドレス生成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 12

EXPY Expiration of term