KR880014471A - 가상 머신 시스템용의 게스트 머신 실행 제어시스템 - Google Patents
가상 머신 시스템용의 게스트 머신 실행 제어시스템 Download PDFInfo
- Publication number
- KR880014471A KR880014471A KR1019880005393A KR880005393A KR880014471A KR 880014471 A KR880014471 A KR 880014471A KR 1019880005393 A KR1019880005393 A KR 1019880005393A KR 880005393 A KR880005393 A KR 880005393A KR 880014471 A KR880014471 A KR 880014471A
- Authority
- KR
- South Korea
- Prior art keywords
- virtual machine
- guest virtual
- guest
- execution
- mask
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제어시스템의 한 실시예를 도시한 블록도.
제2도는 가상 머신의 실행을 개시하기 위한 해석 실행개시(SIE)명령의 포맷을 도시한 도면.
제3도는 VMCP가 게스트 인터럽션을 보류하는 경우를 도시한 플로우 차트도.
Claims (8)
- 게스트 가상 머신의 상태 디스크립터를 저장하기 위한 주기억장치, 및 가상 머신의 실행을 개시하기 위한 명령의 실행중에, 명령에 의해 지정된 위치에서 주 기억장치 상의 게스트 가상 머신의 상태 디스크립터가 하드웨어 자원내에 셋트되도록 게스트 가상 머신의 실행을 개시하기 위한 명령 실행 유니트를 포함하고, 실행중인 게스트 가상머신의 상태가 선정된 상태를 만족시킬 때, 게스트 가상 머신의 실행이 종료되는지의 여부의 정보가 게스트 가상머신의 상태 디스크립터내에 저장되는, 가상 머신 시스템에 있어서, 게스트 가상 디스크립터의 상태 디스크립터 내에 저장된 게스트 가상 머신 시스템이 종료되었는지의 여부의 정보를 저장하기 위한 제1장치, 최소한 게스트 가상 머신의 실행을 개시하기 위한 명령이 실행되는 동안 제1장치를 갱신하기 위한 제2장치, 선정된 상태에 관련하여 게스트 가상 머신의 상태를 저장하기 위한 제3장치, 및 제1 및 제3장치로부터의 출력들사이의 선정된 관계에 응답하여 게스트 가상 머신의 실행을 종료시키기 위한 제4장치로 구성된 것을 특징으로 하는 가상 머신 시스템.
- 제1항에 있어서, 제1장치가 게스트 가상 머신에의 개입을 요구하기 위해 게스트 가상 머신으로 보내지는 플랙을 저장하기 위한 플랙 래치회로로 구성되고, 명령 실행 유니트가 제2장치를 통해 래치 회로내의 플랙을 갱신하는 것을 특징으로 하는 가상 머신 시스템.
- 제1항에 있어서, 제3장치가 게스트 가상 머신의 동작 인터럽션을 선택적으로 허용하기 위해 사용되는 마스크 데이터를 홀딩하기 위한 마스크 래치 회로인 것을 특징으로 하는 가상 머신 시스템.
- 제1항에 있어서, 제4장치가 플랙래치회로 및 마스크 래치회로로부터의 출력들의 AND 동작을 수행하기 위한 논리 게이트 회로로 구성되는 것을 특징으로 하는 가상 머신 시스템.
- 호스트 머신의 제어하에 다수의 게스트 가상 머신을 실행하기 위한 가상 머신 시스템에 있어서, 게스트 가상 머신의 실행을 개시하기 위한 개시명령에 응답하여 하드웨어 자원내에 각각 셋트되는, 게스트 가상머신 상태 디스크립터와, 게스트 가상 머신의 실행을 인터셉팅하기 위해 다수의 인터럽션을 선택적으로 마스킹하기 위한 마스크 데이터에 따라서, 호스트 가상 머신들 사이의 상태 전이를 제어하기 위한 제어회로가, 최소한 2개의 입력의 논리적을 얻기 위한 논리적 회로, 마스크 데이터를 저장하기 위해 최소한 2개의 입력중의 한 입력에 접속된 마스크 래치회로, 게스트 가상 머신 디스크립터내에 포함된 개입 요구 필드로부터 취해진 게스트 가상 머신으로의 실행 개입을 나타내는 플랙을 홀딩하기 위해 최소한 2개의 입력중의 다른 입력에 접속된 개입 요구 플랙래치회로, 및 논리적 회로로부터의 출력에 따라 게스트 가상 머신으로부터 호스트 머신으로의 인터셉팅 동작을 수행하기 위한 명령 실행 유니트로 구성된 것을 특징으로 하는 가상 머신 시스템.
- 제5항에 있어서, 명령 실행 유니트가 게스트 가상 머신의 시스템 마스크를 변화시키는 명령에 응답하여 PSW를 셉팅하기 위한 장치, 및 인터럽션에 의해 게스트 가상 머신으로부터 호스트 머신으로의 인터셉팅 동작을 수행하기 위한 인터셉션 장치로 구성되는 것을 특징으로 하는 제어회로.
- 제6항에 있어서, 호스트 머신으로부터 공급된 명령들중의 한 명령에 응답하여 마스크 래치 회로내의 마스크 데이터를 갱신하기 위한 장치를 포함하고, 이 명령이 로드 PSW 명령, 스토어-덴-OR-시스템-마스크(Store-Then-OR-System-Mask)명령, 스토어-덴-AND-시스템-마스크(Store-Then-AND-System-Mask)명령, 및 셋트-시스템-마스크(Set-System-Mask) 명령을 포함하는 것을 특징으로 하는 제어회로.
- 제7항에 있어서, 개시 명령이 호스트 머신으로부터 공급된 개시 해석 실행 명령이고, 이 명령이 베이스 레지스터 넘버 및 변위를 갖고 있는 것을 특징으로 하는 제어회로.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-114243 | 1987-05-11 | ||
JP62114243A JPH0810437B2 (ja) | 1987-05-11 | 1987-05-11 | 仮想計算機システムのゲスト実行制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880014471A true KR880014471A (ko) | 1988-12-23 |
KR920003044B1 KR920003044B1 (ko) | 1992-04-13 |
Family
ID=14632865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880005393A KR920003044B1 (ko) | 1987-05-11 | 1988-05-10 | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5003468A (ko) |
EP (1) | EP0290942B1 (ko) |
JP (1) | JPH0810437B2 (ko) |
KR (1) | KR920003044B1 (ko) |
DE (1) | DE3850906T2 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430862A (en) * | 1990-06-29 | 1995-07-04 | Bull Hn Information Systems Inc. | Emulation of CISC instructions by RISC instructions using two pipelined stages for overlapped CISC decoding and RISC execution |
US5345567A (en) * | 1991-06-10 | 1994-09-06 | International Business Machines Corporation | System and method for modifying program status word system mask, system access key, and address space code with overlap enabled |
JPH08161185A (ja) * | 1994-12-02 | 1996-06-21 | Hitachi Ltd | 仮想計算機システムのゲスト実行制御方式 |
US5694587A (en) * | 1995-03-31 | 1997-12-02 | International Business Machines Corporation | Specialized millicode instructions for test PSW validity, load with access test, and character translation assist |
US5611062A (en) * | 1995-03-31 | 1997-03-11 | International Business Machines Corporation | Specialized millicode instruction for string operations |
US5621909A (en) * | 1996-03-12 | 1997-04-15 | International Business Machines Corporation | Specialized millicode instruction for range checking |
US5754810A (en) * | 1996-03-12 | 1998-05-19 | International Business Machines Corporation | Specialized millicode instruction for certain decimal operations |
US6088791A (en) * | 1998-04-30 | 2000-07-11 | International Business Machines Corporation | Computer processor system for implementing the ESA/390 STOSM and STNSM instructions without serialization or artificially extending processor execution time |
US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
US7853744B2 (en) * | 2007-05-23 | 2010-12-14 | Vmware, Inc. | Handling interrupts when virtual machines have direct access to a hardware device |
US8527673B2 (en) | 2007-05-23 | 2013-09-03 | Vmware, Inc. | Direct access to a hardware device for virtual machines of a virtualized computer system |
JP5201176B2 (ja) * | 2010-07-09 | 2013-06-05 | 株式会社日立製作所 | 情報処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55112651A (en) * | 1979-02-21 | 1980-08-30 | Fujitsu Ltd | Virtual computer system |
JPS56135249A (en) * | 1980-03-25 | 1981-10-22 | Fujitsu Ltd | Interruption control system |
US4456954A (en) * | 1981-06-15 | 1984-06-26 | International Business Machines Corporation | Virtual machine system with guest architecture emulation using hardware TLB's for plural level address translations |
US4779188A (en) * | 1983-12-14 | 1988-10-18 | International Business Machines Corporation | Selective guest system purge control |
JPH0658650B2 (ja) * | 1986-03-14 | 1994-08-03 | 株式会社日立製作所 | 仮想計算機システム |
-
1987
- 1987-05-11 JP JP62114243A patent/JPH0810437B2/ja not_active Expired - Fee Related
-
1988
- 1988-05-04 DE DE3850906T patent/DE3850906T2/de not_active Expired - Fee Related
- 1988-05-04 EP EP88107159A patent/EP0290942B1/en not_active Expired - Lifetime
- 1988-05-05 US US07/190,648 patent/US5003468A/en not_active Expired - Lifetime
- 1988-05-10 KR KR1019880005393A patent/KR920003044B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5003468A (en) | 1991-03-26 |
JPH0810437B2 (ja) | 1996-01-31 |
EP0290942B1 (en) | 1994-08-03 |
DE3850906D1 (de) | 1994-09-08 |
JPS63279328A (ja) | 1988-11-16 |
EP0290942A2 (en) | 1988-11-17 |
DE3850906T2 (de) | 1994-12-08 |
KR920003044B1 (ko) | 1992-04-13 |
EP0290942A3 (en) | 1991-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900013403A (ko) | 개선된 입.출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템 | |
KR830009518A (ko) | 병렬처리용(竝列處理用)데이터 처리 시스템 | |
KR900012155A (ko) | 데이타 처리 시스템 | |
JPH06187178A (ja) | 仮想計算機システムの入出力割込み制御方法 | |
US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
KR930018378A (ko) | 캐쉬 메모리 시스템의 성능최적화 방법 및 장치 | |
KR940012147A (ko) | 마이크로컴퓨터 시스템 | |
KR900016866A (ko) | 데이타 처리 시스템 | |
KR890007162A (ko) | 데이타 처리장치 | |
GB1419292A (en) | Programmatically onctrolled interrupt system for controlling inputoutput operations in a digital computer | |
KR880014471A (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어시스템 | |
KR930022198A (ko) | 데이타 처리 장치 | |
KR890015137A (ko) | 입출력 제어 시스템 | |
KR930018389A (ko) | 데이타 처리 시스템의 명령 수행 순서를 결정하는 방법 및 장치 | |
KR900013413A (ko) | 디지탈 신호 처리 장치 | |
KR910012955A (ko) | 데이타 처리 시스템 | |
KR850006745A (ko) | 프로세서간 결합방식 | |
CN115292000A (zh) | 一种虚拟机动态迁移的方法、装置及电子设备 | |
KR940004440A (ko) | 데이타처리장치 | |
KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
KR840007192A (ko) | 데이타 처리시스템 | |
ATE264520T1 (de) | Vorrichtung und verfahren zur verminderung von datenschreibverkehr in prozessoren mit ausnahmeroutinen | |
JPS58101360A (ja) | デ−タ処理装置 | |
KR900015007A (ko) | 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040401 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |