KR910012955A - 데이타 처리 시스템 - Google Patents

데이타 처리 시스템 Download PDF

Info

Publication number
KR910012955A
KR910012955A KR1019900020065A KR900020065A KR910012955A KR 910012955 A KR910012955 A KR 910012955A KR 1019900020065 A KR1019900020065 A KR 1019900020065A KR 900020065 A KR900020065 A KR 900020065A KR 910012955 A KR910012955 A KR 910012955A
Authority
KR
South Korea
Prior art keywords
data
mask
word
designated
memory
Prior art date
Application number
KR1019900020065A
Other languages
English (en)
Other versions
KR940002903B1 (en
Inventor
글렌 에이킬 리챠트
거스트 쉬미러 퀘틴
Original Assignee
하워드 지.피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지.피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지.피거로아
Publication of KR910012955A publication Critical patent/KR910012955A/ko
Application granted granted Critical
Publication of KR940002903B1 publication Critical patent/KR940002903B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다중 처리 장치가 공유 인터페이스를 통해 다중 메모리 카드를 포함하는 주기억장치에 관련된 정보처리 시스템의 개략도,
제2도는 데이터 수정 논리를 나타내는 여러 메모리 카드중 한 메모리 카드의 개략도.

Claims (15)

  1. 비트-엔코드 데이타를 조작하기 위한 처리 장치와, 다수의 데이타 워드로서 비트-엔코드 데이타를 기억하기 위한 어레이를 갖는 메모리와, 다수의 비트를 포함하는 각각의 데이타워드와, 상기 처리 장치와 메모리에 접속되어 처리 장치와 메모리사이에 비트-엔코드 데이타를 전송하기 위한 인터페이스를 포함하는 데이타 처리시스템에 있어서, 상기 처리 장치는 다수의 데이타 워드중 지정된 한 데이타 워드를 선택적으로 수정하기 위해 한 명령을 발생하고, 상기 지정된 데이타 워드가 기억되는 데이타 어레이 내의 선택된 장소에 상응하는 어드레스 데이타를 발생하는 수단을 포함하고, 개선점은, 상기 처리 장치에서, 지정된 데이타 워드에 상응하는 데이타 마스크를 발생하여, 그 마스크를 인터페이스를 통해 메모리에 전송하는 마스크 발생수단과, 상기 메모리 내에서, 마스크와 명령을 수니한 후에 그 마스크에 따라 지정된 데이타를 선택적으로 수정하기 위한 데이타 조작 수단을 포함하며, 상기 데이타 조작 수단은, 한 중간 데이타 보유수단과, 상기 명령과 어드레스 데이타에 응답하여, 어레이내의 지정된 워드를 위치 지정하여, 상기 지정된 워드를 선택된 장소에서 중간 데이타 보유 수단으로 전송하기 위한 래치 수단과, 상기 마스크를 수신하고, 워드가 중간 데이타 보유 수단에 포함될때 그 데이타 워드를 선택적으로 수정하기 위해 지정된 데이타에 상기 마스크를 인가하는 수단과, 상기 워드가 수정된 후에, 지정된 데이타 워드를 어레이를 전송하기 위한 기록 수단을 포함하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 각각의 데이타 워드는 동일하게 선정된 수의 비트를 갖는 데이타 처리 시스템.
  3. 제2항에 있어서, 상기 기록 수단은 수정된 데이타를 상기 선택된 장소로 복귀시키는 데이타 처리 시스템.
  4. 제3항에 있어서, 상기 처리 장치는 다수의 처리 장치를 포함하며, 각각의 처리 장치는 비트-엔코드 데이타를 조작하고, 명령을 발생하는 수단을 포함하고, 상기 메모리는 다수의 메모리 카드를 포함하며, 각각의 메모리 카드는 비트-엔코드 데이타를 기억하기 위한 데이타 어레이를 갖는 데이타 처리 시스템.
  5. 제4항에 있어서, 상기 인터페이스는 마스크 전송용 데이타 버스와, 명령과 어드레스 정보의 전송용 명령 버스를 포함하고, 상기 데이타 버스 명령 버스는 모든 처리 장치와 모든 메모리 카드에 의한 명령으로 공유되는 데이타 처리 시스템.
  6. 제5항에 있어서, 각각의 메모리 카드는 내부 레지스터를 가지고, 상기 내부 레지스터는 중간 데이타 보유 수단을 제공하기 위해 협력하는 데이타 처리 시스템.
  7. 제2항에 있어서, 상기 각각의 마스크는 소정 수의 비트를 갖는 데이타 처리 시스템.
  8. 제7항에 있어서, 상기 각각의 명령은 두 선택형 명령중 한 명령이고, 세트 명령과 리세트 명령을 포함하는 데이타 처리시스템.
  9. 제8항에 있어서, 상기 메모리는 다수의 메모리 카드를 포함하고, 각각의 메모리 카드는 비트-엔코드 데이타를 기억하기 위한 상기 데이타 어레이중 그 자신의 어레이와 그 자신의 내부 레지스터를 가지며, 상기 내부 레지스터는 중간 데이타 보유 수단을 제공하기 위해 협력하고, 상기 각각의 카드는, 상기 세트 명령을 실행하기 위해 OR 논리 게이트에 입력으로 마스크와 수정될 데이타 워드를 제공하고, 그 마스크를 선택적으로 반전하며, AND 논리 게이트에 입력으로 반전된 마스크와 수정될 데이타 워드를 제공하기 위한 내부 레지스터와 관련된 논리 회로를 더 포함하는 데이타 시스템.
  10. 비트-엔코드 데이타를 조작하기 위한 프로세서와, 각각의 데이타 워드가 다수의 비트를 포함하는 다수의 데이타 워드로서 비트-엔코드 데이타를 기억하기 위한 주기억 수단을 포함하는 메모리와, 상기 프로세서와 메모리 사이에 접속되어 비트-엔코드 데이타를 프로세서와 메모리에 전송하기 위한 인터페이슬를 포함하는 데이타 처리 시스템에서, 상기 주기억수단내에 기억된 데이타를 선태적으로 수정하기 위한 공정에 있어서, 비트-엔코드 데이타를 수정 하기 위한 수정 명령과, 수정될 데이타 워드로서 선택된 장소에 기억된 어떤 데이타 워드를 지정하기 위한 주기억 수단에 선택된 장소와 상응하는 어드레스 정보와, 수정될 지정 데이타 워드내의 최소한 하나의 비트를 식별하는 데이타 마스크를 발생시키기 위해 프로세서를 사용하는 단계와, 인터페이스를 통해 메모리로 수정 명령, 어드레스 정보 및 데이타 마스크를 전송하는 단계와, 상기 명령과 어드레스 정보에 응답하여, 선택된 데이타 워드를 위치 지정하고, 그 지정된 워드를 주기억 장치 수단에서 메모리내의 중간 데이타 보유 수단으로 전송하는 단계와, 데이타 마스크의 내용에 따라 지정된 데이타 워드를 선택적으로 수정하기 위해 상기 보유 수단에 포함된 지정 데이타 워드에 데이타 마스크를 인가하는 단계를 포함하는 공정.
  11. 주기억 장치 수단으로 수정된 지정 데이타 워드를 복귀시키는 단계를 더 포함하는 제10항의 공정.
  12. 제11항에 있어서, 상기 지정된 데이타 워드를 중간 보유 수단으로 전송하는 단계와, 마스크를 지정된 데이타 워드에 인가하는 단계와 수정된 지정 데이타 워드를 주기억 장치 수단으로 전송하는 단계를 단일 판독/수정/기록 사이클 동안 모두 실행하는 공정.
  13. 제11항에 있어서, 상기 수정된 지정 데이타 워드를 주기억 장치 수단으로 전송하는 단계는 수정된 지정 데이타 워드를 선택된 위치로 전송하는 단계를 포함하는 공정.
  14. 제11항에 있어서, 상기 명령들은 세트 명령과 리세트 명령을 포함하는 두 종류의 명령 이고, 상기 마스크를 지정된 데이타 워드에 인가하는 단계는 명령이 세트 명령일때는 지정된 데이타 워드와 마스크를 입력으로 OR 논리 게이트에 제공하는 단계를 더 포함하는 공정.
  15. 제14항에 있어서, 상기 마스크를 인가하는 단계는 반전 마스크를 제공하기 위해 마스크를 반전시키는 단계와, 명령이 리세트 명령일때 반전된 마스크와 지정된 데이타 워드를 AND 논리 게이트에 제공하는 단계를 더 포함하는 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR9020065A 1989-12-13 1990-12-07 Main storage memory cards having single bit set and reset functions KR940002903B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US450,182 1989-12-13
US07/450,182 US5167029A (en) 1989-12-13 1989-12-13 Data processing system and associated process using memory cards having data modify functions utilizing a data mask and an internal register

Publications (2)

Publication Number Publication Date
KR910012955A true KR910012955A (ko) 1991-08-08
KR940002903B1 KR940002903B1 (en) 1994-04-07

Family

ID=23787110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR9020065A KR940002903B1 (en) 1989-12-13 1990-12-07 Main storage memory cards having single bit set and reset functions

Country Status (10)

Country Link
US (1) US5167029A (ko)
EP (1) EP0437160B1 (ko)
JP (1) JPH03189843A (ko)
KR (1) KR940002903B1 (ko)
CN (1) CN1017837B (ko)
AU (1) AU636680B2 (ko)
BR (1) BR9006026A (ko)
CA (1) CA2026741C (ko)
DE (1) DE69033416T2 (ko)
ES (1) ES2140376T3 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1247640B (it) * 1990-04-26 1994-12-28 St Microelectronics Srl Operazioni booleane tra due qualsiasi bit di due qualsiasi registri
US5434970A (en) * 1991-02-14 1995-07-18 Cray Research, Inc. System for distributed multiprocessor communication
AU7049694A (en) * 1993-06-14 1995-01-03 Rambus Inc. Method and apparatus for writing to memory components
AU677673B2 (en) * 1993-10-12 1997-05-01 Samsung Electronics Co., Ltd. Method and apparatus for executing an atomic read-modify-write instruction
US5499376A (en) * 1993-12-06 1996-03-12 Cpu Technology, Inc. High speed mask and logical combination operations for parallel processor units
US5692154A (en) * 1993-12-20 1997-11-25 Compaq Computer Corporation Circuit for masking a dirty status indication provided by a cache dirty memory under certain conditions so that a cache memory controller properly controls a cache tag memory
US6532180B2 (en) 2001-06-20 2003-03-11 Micron Technology, Inc. Write data masking for higher speed DRAMs
US7016999B1 (en) * 2002-02-05 2006-03-21 Adaptec, Inc. Hardware circuit and method for automatically configuring on-the-fly a sub-unit in a SCSI message
US6671212B2 (en) * 2002-02-08 2003-12-30 Ati Technologies Inc. Method and apparatus for data inversion in memory device
US8510569B2 (en) * 2009-12-16 2013-08-13 Intel Corporation Providing integrity verification and attestation in a hidden execution environment
US8850137B2 (en) * 2010-10-11 2014-09-30 Cisco Technology, Inc. Memory subsystem for counter-based and other applications
US11537319B2 (en) * 2019-12-11 2022-12-27 Advanced Micro Devices, Inc. Content addressable memory with sub-field minimum and maximum clamping
CN114579189B (zh) * 2022-05-05 2022-09-09 深圳云豹智能有限公司 单核以及多核访问寄存器数据的方法、处理器和系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559742B2 (ko) * 1974-06-20 1980-03-12
JPS5671154A (en) * 1979-11-15 1981-06-13 Nec Corp Information processing device
US4363093A (en) * 1980-03-10 1982-12-07 International Business Machines Corporation Processor intercommunication system
US4412286A (en) * 1980-09-25 1983-10-25 Dowd Brendan O Tightly coupled multiple instruction multiple data computer system
US4520439A (en) * 1981-01-05 1985-05-28 Sperry Corporation Variable field partial write data merge
JPS5960658A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 論理機能を備えた半導体記憶装置
JPS59188764A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd メモリ装置
US4569016A (en) * 1983-06-30 1986-02-04 International Business Machines Corporation Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system
EP0172168B1 (en) * 1984-02-06 1987-11-19 The Boeing Company Counterbalanced hinge assembly
JPS60189043A (ja) * 1984-03-07 1985-09-26 Fuji Electric Co Ltd プロセツサ
US4663728A (en) * 1984-06-20 1987-05-05 Weatherford James R Read/modify/write circuit for computer memory operation
JPS61104391A (ja) * 1984-10-23 1986-05-22 Fujitsu Ltd 半導体記憶装置
US4712190A (en) * 1985-01-25 1987-12-08 Digital Equipment Corporation Self-timed random access memory chip

Also Published As

Publication number Publication date
ES2140376T3 (es) 2000-03-01
CN1052562A (zh) 1991-06-26
US5167029A (en) 1992-11-24
KR940002903B1 (en) 1994-04-07
AU6655390A (en) 1991-06-20
DE69033416D1 (de) 2000-02-10
AU636680B2 (en) 1993-05-06
EP0437160A3 (en) 1993-01-13
EP0437160B1 (en) 2000-01-05
JPH03189843A (ja) 1991-08-19
DE69033416T2 (de) 2000-07-06
CA2026741A1 (en) 1991-06-14
CN1017837B (zh) 1992-08-12
BR9006026A (pt) 1991-09-24
EP0437160A2 (en) 1991-07-17
CA2026741C (en) 1994-02-01

Similar Documents

Publication Publication Date Title
KR950008226B1 (ko) 버스트 전송 모드를 갖는 버스 마스터
US3328768A (en) Storage protection systems
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
US3728693A (en) Programmatically controlled interrupt system for controlling input/output operations in a digital computer
KR910017296A (ko) 멀티-마스터 버스 파이프라이닝 실행방법 및 장치
KR940012147A (ko) 마이크로컴퓨터 시스템
JPS6436336A (en) Calculator system
KR920006971A (ko) 멀티포오트메모리
ES361451A1 (es) Un aparato de tratamiento de datos.
GB919964A (en) Improvements in memory systems for data processing devices
JPS54129942A (en) Direct transfer system between sub-systems
KR890017611A (ko) 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법
KR890015143A (ko) 다이렉트 메모리 액세스 제어장치
KR910012955A (ko) 데이타 처리 시스템
US4126894A (en) Memory overlay linking system
KR930014089A (ko) 데이터 전송 장치
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR850004821A (ko) 버퍼 스토레이지 시스템(buffer storage system)
KR870011615A (ko) 부분 서입 제어장치
GB1249209A (en) Machine for transferring data between memories
NO124338B (ko)
US3480917A (en) Arrangement for transferring between program sequences in a data processor
KR910014825A (ko) 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법
GB1301011A (en) Apparatus for altering the contents of a computer memory
KR870000650A (ko) 프로세서에 입/출력 고지를 하기 위한 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990324

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee