KR890015143A - 다이렉트 메모리 액세스 제어장치 - Google Patents

다이렉트 메모리 액세스 제어장치 Download PDF

Info

Publication number
KR890015143A
KR890015143A KR1019890003350A KR890003350A KR890015143A KR 890015143 A KR890015143 A KR 890015143A KR 1019890003350 A KR1019890003350 A KR 1019890003350A KR 890003350 A KR890003350 A KR 890003350A KR 890015143 A KR890015143 A KR 890015143A
Authority
KR
South Korea
Prior art keywords
control information
transmission
register
data
request
Prior art date
Application number
KR1019890003350A
Other languages
English (en)
Other versions
KR920007905B1 (ko
Inventor
다까요시 다니아이
야스히로 다나까
다다시 사이또
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
시무라 도시유끼
후지쓰 마이크로컴퓨터 시스템스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤, 시무라 도시유끼, 후지쓰 마이크로컴퓨터 시스템스 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890015143A publication Critical patent/KR890015143A/ko
Application granted granted Critical
Publication of KR920007905B1 publication Critical patent/KR920007905B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Abstract

내용 없음.

Description

다이렉트 메모리 액세스 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다수의 채널들이 형성되어 있는 다이렉트 메모리 액세스 제어장치를 사용하는 데이타 처리시스템의 블록도.
제2도는 본 발명의 원리를 설명하는 블록도.
제3도는 본 발명에 따른 바람직한 실시예의 요부블록도.

Claims (11)

  1. 다이렉트 메모리 액세스에 의하여 다수의 채널들을 통한 데이타 전송을 제어하는 시스템의 시스템 버스에 접속된 다이렉트 메모리 액세스 제어장치에 있어서, 상기 시스템 버스에 접속된 장치에 의해 발생된 전송요구를 수신하기 위한 요구 핸들링 수단과, 상기 요구 핸들링 수단으로부터 공급되는 다음 전송요구에 의하여 데이타 전송의 실행에 필요한 전송 제어정보를 얻기 위해 사용되는 전송제어정보를 저장하는 첫번째 레지스터 수단과, 다음 전송요구의 처리에 필요한 상기 전송제어정보를 저장하는 두번째 레지스터 수단과, 현재의 전송요구에 의한 데이타 전송시에 상기 첫번째 레지스터 수단에 등록된 전송 제어정보를 기초로 하여 다음 전송요구에 필요한 상기 전송 제어정보를 발생하고, 발생된 전송 제어정보를 첫번째와 두번째 레지스터 수단을 갱신하기 위한 전송 제어정보 세팅수단과, 상기 두번째 레지스터 수단에 등록되고, 그로부터 상기 시스템 버스에 출력되는 전송 제어정보에 따라서 상기 시스템버스를 통하여 실제의 데이타 전송을 실행하기 위한 전송실행 수단으로 이루어지는 다이렉트 메모리 액세스 제어장치.
  2. 제1항에 있어서, 상기 첫번째와 두번째 레지스터 수단의 각각이 상기 다수의 채널들 각각에 할당된 레지스터 부분으로 이루어지는 다이렉트 메모리 액세스 제어장치.
  3. 제1항에 있어서, 현재의 전송요구가 발생할때에, 상기 전송제어정보 세팅수단이 다음 전송요구의 처리에 필요한 전송제어정보의 발생을 개시하는 다이렉트 메모리 액세스 제어장치.
  4. 제1항에 있어, 상기 첫번째 레지스터 수단이 상기 채널들 각각에 대한 데이타 전송의 제어에 필요한 제어정보를 등록하는 첫번째 레지스터와, 전송되는 데이타량을 나타내는 바이트 카운트를 등록하는 두번째 레지스터와, 데이타 전송에 대응하는 어드레스 정보를 등록하는 세 번째 레지스터로 구성되고, 상기 제어 정보, 상기 바이트 카운트 및 상기 어드레스 정보가 첫번째 레지스터 수단에 등록되는 상기 전송제어정보인 다이렉트 메모리 액세스 제어장치.
  5. 제1항에 있어서, 상기 두번째 레지스터 수단이 상기 채널들의 각각에 대한, 상기 다음 전송요구에 의한 데이타전송의 제어에 필요한 제어정보를 등록하는 첫번째 레지스터와, 다음 전송요구에 의한 데이타 전송에 대응하는 어드레스 정보를 등록하는 두번째 레지스터로 이루어지고, 상기 제어정보와 상기 어드레스 정보가 상기 두번째 레지스터 수단에 등록되는 전송제어정보인 다이렉트 메모리 액세스 제어장치.
  6. 제1항에 있어서, 상기 전송 제어정보 세팅 수단이 상기 전송실행 수단에 의하여 데이타 전송의 순서 와 상기 전송 제어정보의 발생순서를 제어하기 위한 프로그램어블 로직어레이와, 상기 프로그램어블 로직어레이를 제어하기 위한 마이크로시이퀀서와 다음 전송요구의 처리에 필요한 상기 전송제어정보를 발생하는 산술논리 연산장치로 이루어지는 다이렉트 메모리 액세스 제어장치.
  7. 제6항에 있어서, 상기 전송제어정보가 데이타 전송의 제어에 필요한 제어정보와, 전송되는 데이타량을 나타내는 바이트 카운트와, 데이타 전송에 대응하는 소오스 어드레스와 데스티네이션어드레스를 포함하는 어드레스 정보를 포함하는 다이렉트 메모리 액세스 제어장치.
  8. 제1항에 있어서, 상기 첫번째와 두번째 레지스터 수단이 접속된 내부버스를 더 포함하는 다이렉트 메모리 액세스 제어장치.
  9. 제1항에 있어서, 상기 두번째 레지스터 수단이 상기 시스템버스에 접속되는 다이렉트 메모리 액세스 제어장치.
  10. 제6항에 있어서, 상기 산술논리 연산장치가 소오스 및 데스티네이션 어드레스를 발생하는 첫번째 산술논리연산장치와, 바이트 카운트를 발생하는 두번째 산술논리 연산장치로 이루어지는 다이렉트 메모리 액세스 제어장치.
  11. 제1항에 있어서, 상기 전송실행수단이 전송되는 데이타를 일시적으로 저장하기 위한 데이타 탬포러리 레지스터와, 상기 시스템 버스와 상기 데이타 탬포러리 레지스터 사이의 데이타 교환을 제어하는 데이타 스웨퍼로 이루어지는 다이렉트 메모리 액세스 제어장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890003350A 1988-03-18 1989-03-17 다이렉트 메모리 액세스 제어장치 KR920007905B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63066137A JPH01237864A (ja) 1988-03-18 1988-03-18 Ｄｍａ転送制御装置
JP63-66137 1988-03-18
JP?63-66137 1988-03-18

Publications (2)

Publication Number Publication Date
KR890015143A true KR890015143A (ko) 1989-10-28
KR920007905B1 KR920007905B1 (ko) 1992-09-19

Family

ID=13307174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003350A KR920007905B1 (ko) 1988-03-18 1989-03-17 다이렉트 메모리 액세스 제어장치

Country Status (4)

Country Link
US (1) US5438665A (ko)
EP (1) EP0333594B1 (ko)
JP (1) JPH01237864A (ko)
KR (1) KR920007905B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0378422B1 (en) * 1989-01-13 1995-07-26 International Business Machines Corporation Look ahead bus transfer request
JPH03156554A (ja) * 1989-11-14 1991-07-04 Hitachi Ltd データ転送制御方式
DE69128565T2 (de) * 1990-06-25 1998-06-04 Nec Corp Mikrorechner ausgestattet mit einer DMA-Steuerung
US5182800A (en) * 1990-11-16 1993-01-26 International Business Machines Corporation Direct memory access controller with adaptive pipelining and bus control features
US5287476A (en) * 1991-06-07 1994-02-15 International Business Machines Corp. Personal computer system with storage controller controlling data transfer
JP2599539B2 (ja) * 1991-10-15 1997-04-09 インターナショナル・ビジネス・マシーンズ・コーポレイション 直接メモリ・アクセス装置及びルック・アヘッド装置
US5721954A (en) * 1992-04-13 1998-02-24 At&T Global Information Solutions Company Intelligent SCSI-2/DMA processor
US5513368A (en) * 1993-07-16 1996-04-30 International Business Machines Corporation Computer I/O adapters for programmably varying states of peripheral devices without interfering with central processor operations
US5644787A (en) * 1993-08-03 1997-07-01 Seiko Epson Corporation Apparatus for controlling data transfer between external interfaces through buffer memory using table data having transfer start address transfer count and unit selection parameter
JP3647055B2 (ja) * 1993-11-17 2005-05-11 キヤノン株式会社 情報処理システム、管理方法および管理装置
US5628026A (en) * 1994-12-05 1997-05-06 Motorola, Inc. Multi-dimensional data transfer in a data processing system and method therefor
DE69610450T2 (de) * 1995-03-13 2001-04-26 Sun Microsystems Inc Virtueller Ein/Ausgabeprozessor
EP0732659B1 (en) * 1995-03-17 2001-08-08 LSI Logic Corporation Controlling (n+i) I/O channels with (n) data managers in a homogeneous software programming environment
US5864712A (en) * 1995-03-17 1999-01-26 Lsi Logic Corporation Method and apparatus for controlling (N+I) I/O channels with (N) data managers in a homogenous software programmable environment
SE515737C2 (sv) * 1995-03-22 2001-10-01 Ericsson Telefon Ab L M Anordning och förfarande avseende hantering av digitala signaler och en behandlingsanordning omfattande en dylik
US5826106A (en) * 1995-05-26 1998-10-20 National Semiconductor Corporation High performance multifunction direct memory access (DMA) controller
US5713044A (en) * 1995-12-19 1998-01-27 Intel Corporation System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor
US5870627A (en) * 1995-12-20 1999-02-09 Cirrus Logic, Inc. System for managing direct memory access transfer in a multi-channel system using circular descriptor queue, descriptor FIFO, and receive status queue
US6381293B1 (en) * 1996-04-03 2002-04-30 United Microelectronics Corp. Apparatus and method for serial data communication between plurality of chips in a chip set
US5963609A (en) * 1996-04-03 1999-10-05 United Microelectronics Corp. Apparatus and method for serial data communication between plurality of chips in a chip set
DE69735614T2 (de) * 1996-10-18 2006-09-07 Matsushita Electric Industrial Co., Ltd., Kadoma Datenübertragungsgerät und Datenübertragungssystem zur Arbitrierung von mehreren E/A Ports in DMA
US5924110A (en) * 1996-12-06 1999-07-13 Ncr Corporation Multischeme memory management system for computer
US5978866A (en) * 1997-03-10 1999-11-02 Integrated Technology Express, Inc. Distributed pre-fetch buffer for multiple DMA channel device
US6006293A (en) * 1998-04-21 1999-12-21 Comsat Corporation Method and apparatus for zero overhead sharing for registered digital hardware
JP2000151641A (ja) * 1998-11-13 2000-05-30 Sony Corp 伝送制御方法及び伝送装置
JP2000315186A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
US7457896B1 (en) * 1999-08-25 2008-11-25 Seagate Technology Llc Automated register data transfer to reduce processing burden on a processing device
US6782465B1 (en) 1999-10-20 2004-08-24 Infineon Technologies North America Corporation Linked list DMA descriptor architecture
US6499077B1 (en) * 1999-12-30 2002-12-24 Intel Corporation Bus interface unit for reflecting state information for a transfer request to a requesting device
US20040093439A1 (en) * 2002-09-24 2004-05-13 Rohm Co., Ltd Data processing control apparatus and DMA controller
WO2005059757A1 (ja) * 2003-12-19 2005-06-30 Matsushita Electric Industrial Co.,Ltd. 記録デバイス制御装置
DE102004006767B4 (de) * 2004-02-11 2011-06-30 Infineon Technologies AG, 81669 Verfahren und Vorrichtung zum Transport von Datenabschnitten mittels eines DMA-Controllers
JP5287301B2 (ja) * 2009-01-30 2013-09-11 富士通株式会社 ディスクリプタ転送装置、ｉ／ｏコントローラ、及びディスクリプタ転送方法
CN104123252A (zh) * 2013-04-26 2014-10-29 韩国科亚电子股份有限公司 多通道直接存储器存取控制器及其控制方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5584858A (en) * 1978-12-18 1980-06-26 Nippon Denso Co Ltd Engine control
US4354225A (en) * 1979-10-11 1982-10-12 Nanodata Computer Corporation Intelligent main store for data processing systems
JPS5660933A (en) * 1979-10-22 1981-05-26 Nec Corp Information processor
US4387433A (en) * 1980-12-24 1983-06-07 International Business Machines Corporation High speed data interface buffer for digitally controlled electron beam exposure system
US4481578A (en) * 1982-05-21 1984-11-06 Pitney Bowes Inc. Direct memory access data transfer system for use with plural processors
DE3241376A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Dma-steuereinrichtung zur uebertragung von daten zwischen einem datensender und einem datenempfaenger
US4713750A (en) * 1983-03-31 1987-12-15 Fairchild Camera & Instrument Corporation Microprocessor with compact mapped programmable logic array
US4530053A (en) * 1983-04-14 1985-07-16 International Business Machines Corporation DMA multimode transfer controls
US4665482A (en) * 1983-06-13 1987-05-12 Honeywell Information Systems Inc. Data multiplex control facility
JPS6057457A (ja) * 1983-09-07 1985-04-03 Ricoh Co Ltd Ｄｍａ装置
US4805097A (en) * 1984-08-03 1989-02-14 Motorola Computer Systems, Inc. Memory management unit with dynamic page allocation
JPH0760423B2 (ja) * 1984-12-24 1995-06-28 株式会社日立製作所 データ転送方式
JPS61198351A (ja) * 1985-02-28 1986-09-02 Toshiba Corp ダイレクト・メモリ・アクセス制御回路
US4797812A (en) * 1985-06-19 1989-01-10 Kabushiki Kaisha Toshiba System for continuous DMA transfer of virtually addressed data blocks
US4847750A (en) * 1986-02-13 1989-07-11 Intelligent Instrumentation, Inc. Peripheral DMA controller for data acquisition system
US4821185A (en) * 1986-05-19 1989-04-11 American Telephone And Telegraph Company I/O interface system using plural buffers sized smaller than non-overlapping contiguous computer memory portions dedicated to each buffer
JPS6329868A (ja) * 1986-07-23 1988-02-08 Nec Corp Ｄｍａコントロ−ラ
US5093910A (en) * 1986-10-29 1992-03-03 United Technologies Corporation Serial data transmission between redundant channels
US4782439A (en) * 1987-02-17 1988-11-01 Intel Corporation Direct memory access system for microcontroller
JPS63262745A (ja) * 1987-04-20 1988-10-31 Yokogawa Electric Corp アドレス生成回路
EP0288649B1 (en) * 1987-04-22 1992-10-21 International Business Machines Corporation Memory control subsystem
US5018098A (en) * 1987-05-07 1991-05-21 Fujitsu Limited Data transfer controlling apparatus for direct memory access
DE68927015D1 (de) * 1988-02-08 1996-10-02 Fujitsu Ltd Direktspeicherzugriffssteuerung
JPH0831079B2 (ja) * 1988-02-08 1996-03-27 富士通株式会社 Ｄｍａ制御装置

Also Published As

Publication number Publication date
EP0333594A3 (en) 1991-10-23
JPH01237864A (ja) 1989-09-22
EP0333594A2 (en) 1989-09-20
KR920007905B1 (ko) 1992-09-19
US5438665A (en) 1995-08-01
EP0333594B1 (en) 1997-08-13

Similar Documents

Publication Publication Date Title
KR890015143A (ko) 다이렉트 메모리 액세스 제어장치
KR950008226B1 (ko) 버스트 전송 모드를 갖는 버스 마스터
KR910012962A (ko) Dma제어기
KR910010301A (ko) 명령 지정방법 및 실행장치
KR950033856A (ko) 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템
GB1419292A (en) Programmatically onctrolled interrupt system for controlling inputoutput operations in a digital computer
KR930014089A (ko) 데이터 전송 장치
KR890016478A (ko) 다이렉트 메모리 액세스 제어장치
KR850004821A (ko) 버퍼 스토레이지 시스템(buffer storage system)
KR890013563A (ko) 다이렉트 메모리 액세스 제어장치
KR910012955A (ko) 데이타 처리 시스템
KR910001565A (ko) 멀티프로세서 시스템
KR860000594A (ko) 버퍼기억장치용 태그 제어회로
EP0331487B1 (en) Data transfer control system
KR100261154B1 (ko) 직접 메모리 액세스 제어 장치
KR890015119A (ko) 데이타 처리기
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
JPS63240663A (ja) プロセツサ
JPS56155464A (en) Computer connector
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JP2905989B2 (ja) 入出力制御装置
JP2699482B2 (ja) データ転送制御装置
KR980004958A (ko) 반도체 메모리 장치
JPS56114026A (en) Data processor
JPS6086625A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080911

Year of fee payment: 17

EXPY Expiration of term