CN104123252A - 多通道直接存储器存取控制器及其控制方法 - Google Patents

Abstract

此处公开的是一种多通道直接存储器存取(DMA)控制器。DMA控制器包括：寄存器，其存储多个直接存储器存取(DMA)通道中的每个的控制信息和操作状态；传输处理器，其控制数据的传输和接收流使得请求DMA传输的所有DMA通道参考所述寄存器循环地重复单位传输；以及传输顺序控制单元，其控制所述传输处理器使得通过考虑存储在寄存器中的相应的DMA通道的优先级信息在单位传输的循环周期中确定每个DMA通道的传输顺序。

Description

多通道直接存储器存取控制器及其控制方法

技术领域

本发明涉及一种支持多通道的直接存储器存取(DMA)控制器及其控制方法。

背景技术

直接存储器存取(DMA)是一种在存储器和独立于计算机系统的中央处理单元(CPU)的外围装置之间传输数据的方法。DMA允许直接传输数据而无须通过中央处理单元，从而减少了中央处理单元的负载，同时改善了整体系统性能。

发明内容

本发明的一方面提供一种多通道DMA控制器及其控制方法，该DMA控制器响应于每个通道的DMA传输请求，有效地执行DMA传输调度，从而满足服务质量(QoS)。

本发明的另一个方面提供一种多通道DMA控制器及其控制方法，该DMA控制器以每个通道循环地重复单位传输的方式实现DMA传输调度。

本发明的进一步的方面提供一种多通道DMA控制器及其控制方法，该DMA控制器通过在相应的通道的单位传输的循环重复时，在单个循环周期中的DMA传输顺序上考虑(reflect)相应的通道的优先级，实现DMA传输调度从而满足QoS。

根据一方面，本发明提供一种多通道DMA控制器，其包括：寄存器，其存储多个直接存储器存取(DMA)通道中的每个的控制信息和操作状态；以及传输处理器，其控制数据的传输和接收流使得请求DMA传输的所有DMA通道参考寄存器循环地重复单位传输。

本发明提供一种多通道DMA控制器，其进一步包括：传输顺序控制单元，其控制传输处理器使得通过考虑存储在寄存器中的相应的DMA通道的优先级信息在单位传输的循环周期中确定DMA通道中的每个的传输顺序。

本发明提供一种多通道DMA控制器，其中传输顺序控制单元基于DMA传输请求的时间点确定具有存储在寄存器中的相同优选级信息的至少两个DMA通道的传输顺序。

本发明提供一种多通道DMA控制器，其中进一步包括接口单元，其通过接收用于优先级信息的更新的数据，更新存储在寄存器中的优先级信息。

根据另一个方面，本发明提供一种多通道DMA的控制方法，其包括：接收来自分配有DMA通道的外围装置的DMA传输请求；以及控制数据的传输和接收流使得请求DMA传输的所有DMA通道参考相应的DMA通道的控制信息和操作状态，循环地重复单位传输。

本发明提供一种多通道DMA的控制方法，其中，控制数据的传输和接收流包括通过考虑相应的DMA通道的优先级信息，确定在单位传输的循环周期中相应的DMA通道的传输顺序。

本发明提供一种多通道DMA的控制方法，其中，进一步包括，通过接收用于相应的DMA通道的优先级信息的更新的数据，更新存储在寄存器中的相应的DMA通道的优先级信息。

根据本发明，可以响应于每个通道的DMA传输请求，有效地执行DMA传输调度以满足服务质量(QoS)。

另外，由于相应的通道循环地重复单位传输从而阻止特定通道专有地占用DMA传输太长时间，最大时间周期可以根据少量数据的传输固定。

进一步地，由于在一个循环周期中的DMA传输顺序上考虑通道的优先级顺序，被分配较高优先级的输入/输出装置的数据传输请求更快地处理，进而满足QoS。

附图说明

结合附图，从下述实施例的详细描述，本发明的以上和其它方面、特征和优点将变得明显，其中：

图1是根据本发明的一个实施例的包括DMA控制器的系统的示意图。

图2是根据本发明的一个实施例的包括多通道DMA控制器的系统的示意图。

图3a和图3b示出了根据本发明的一个实施例的多通道DMA控制器的DMA发射调度的流图。

图4示出了根据本发明的一个实施例的多通道DMA的控制方法的流程图。

具体实施方式

下述描述和权利要求书中使用的术语应当被解释为具有与在说明书和相关领域背景中的它们含意相一致的含意，并且不应当以理想化或过于正式的意思解释为在字典中通常所限定的，为了以最好的方式描述他们的发明，发明人能够恰当地限定术语的概念。另外，说明书中所公开的实施例和图中所示出的特征仅是本发明的优选实施例，但是其并不覆盖本发明的全部技术思想。因此，应当理解的是，当提交本申请时可以用各种等效替换和改进来代替这些实施例。

本发明涉及一种支持多通道直接存储器存取(DMA)控制器及其控制方法，并且更具体地，涉及这样一种一种多通道DMA控制器及其控制方法，其中，该多通道DMA控制器响应于相应的通道的DMA传输请求，有效地执行DMA传输调度以满足服务质量(QoS)。在下文中，参考附图将详细地描述本发明的示例性的实施例。

图1是根据本发明的一个实施例的包括DMA控制器的系统的示意图。

参考图1，中央处理器(CPU)110可以通过地址总线和系统总线140与DMA控制器120通信，并且可以经由系统总线140启动DMA控制器120。提供支持多通道的DMA控制器120以处理来自多个输入/输出装置132-0至132-n的DMA传输请求。

支持多通道的DMA控制器120接收来自相应的输入/输出装置132-0至132-n的DMA传输请求，并且处理传输请求。更具体地，对于经由特定通道的DMA传输，DMA控制器120允许CPU110放弃系统总线140，并且传输DMA传输接受信号至相应的输入/输出装置(例如，132-0)以实现存储器130和输入/输出装置132-0之间的通信。这里，特定通道分别分配给输入/输出装置132-0至132-n。因此，由于多个DMA传输请求可以被同时或者顺序地接收，所有DMA控制器120需要执行DMA传输工作的调度。

然而，通常调度DMA传输工作的大多数方法简单地遵循由DMA控制器120接收DMA传输请求的顺序。在此情况中，存在的问题是当接收的DMA传输请求首先需要大量数据传输但是不紧急时，在下一顺序接收的紧急的DMA传输请求一时不被处理。即，由所谓的到达次序来调度DMA传输工作的方法不能基于相应的传输数据的特征考虑紧急程度。

另外，存在这样一种方法，其中，该方法基于连接至各自通道的输入/输出装置的特征，将优先级赋予该输入/输出装置，并且基于优先级调节DMA传输处理顺序。然而，如果具有较高优先级的某个通道要求大量数据的传输，存在的问题是具有较低优先级的通道即使对于少量数据的传输请求也必须等待很长一段时间，。

首先，将参考图2、图3a和图3b详细描述根据本发明的一个实施例的多通道DMA控制器。

图2是根据本发明的一个实施例的包括多通道DMA控制器200的系统的示意图。

参考图2，系统包括CPU110、输入/输出装置0至n(132-0至132-n)、存储器130和系统总线140。由于这些组件与上文参考图1所描述的内容相同，将省略其描述。

根据一个实施例，多通道DMA控制器200可以包括寄存器202和传输处理器204。寄存器202可以存储多个直接存储器存取(DMA)通道中的每个的控制信息和操作状态。寄存器202可以包括被分配给通道的多个寄存器，使得一个寄存器对应于一个通道。例如，当DMA控制器200被设计为支持五个通道时，寄存器202可以包括五个寄存器。存储在寄存器202中的每个通道的控制信息可以表示处理DMA传输所需的信息，并且存储在存器202中的每个通道的操作状态都表示关于相应通道的DMA传输是否执行的信息。

传输处理器204可以控制传输和接收数据的流使得请求DMA传输的所有DMA通道参考寄存器202循环地重复单位传输。此处，单位传输可能表示在一个传输单位期间仅执行数据的预定量的传输。例如，在支持五个通道A、B、C、D、E的DMA控制器200中，当五个通道中的每个请求10千字节的数据传输时，如果单位传输的数据量是1千字节时，则传输处理器204可以控制传输和接收数据的流使得通道A、B、C、D、E中的每个循环地重复1千字节的数据传输十次。在这种情况下，由于相应的通道循环地重复单位传输使得特定通道没有专有地占用DMA传输太长时间，所以最大时间周期可以根据少量数据的传输固定。

此外，多通道DMA控制器200还可以包括传输顺序控制单元206，其控制传输处理器204以通过考虑相应的DMA通道的的优先级信息，在单位传输的循环周期中确定相应的DMA通道的传输顺序。相应的DMA通道的的优先级信息可以存储在寄存器202中。传输顺序控制单元206可以控制传输处理器204使得单位传输的循环周期中的较高优先级的通道先于其它通道执行DMA传输。随着将被传输的数据量降低并且通道数量增加，单位传输的循环周期中的传输顺序控制允许更快速地处理DMA传输。

此外，传输顺序控制单元206可以基于DMA传输请求的时间点，确定关于至少两个DMA通道的传输顺序，该至少两个DMA通道具有存储在寄存器202中的相同优选级信息。例如，对于具有相同优先级的通道，可以基于DMA传输请求的时间点，根据所谓的到达顺序确定单位传输的循环周期中的传输顺序。

当存在一个新的DMA传输请求时，传输顺序控制单元206可以更新单位传输的循环周期中的传输顺序。当单位传输的循环周期完成以后，可以更新传输顺序。也就是，当单位传输的循环周期完成时，传输顺序控制单元206可以通过考虑优先级信息，在单位传输的循环周期中重排请求DMA传输的所有DMA通道。在这种情况下，不执行响应于新DMA传输请求的单位传输，直至单位传输的循环周期完成为止。

可替换地，当有一个新的DMA传输请求时，传输顺序控制单元206甚至可以在相应的循环周期完成之前，允许响应于新DMA传输请求的单位传输。此处，当，在正在进行的单位传输的循环周期期间存在其单位传输未被执行的新的DMA传输请求时，传输顺序控制单元206可以通过将与新的DMA传输请求相关的DMA通道的优先级与被调度为执行下一个DMA传输的DMA通道的优先级相比较，确定将执行下一个DMA传输的DMA通道。

例如，当与新的DMA传输请求相关的DMA通道具有比被调度为执行下一个DMA传输的DMA通道具有更高的优先级时，传输顺序控制单元206可以将执行下一个DMA传输的DMA通道确定为响应于新的DMA传输请求的DMA通道。

下文中，将参考图3a和图3b详细地描述根据本发明的一个实施例的多通道DMA控制器200的操作，其通过考虑DMA通道的优先级来调度DMA数据传输工作。

图3a和图3b示出了根据本发明的一个实施例的多通道DMA控制器的DMA传输调度的流程图。

为了便于理解，图3a和图3b中示出了存储在寄存器202中的相应的通道300的优先级信息320。优先级由大写字母指示。A表示最高的优先级，B表示中等优先级并且C表示最低优先级。

首先，参考图3a，假设这样一种状态，其中，在该状态中通道0、2和4顺序地请求DMA传输(S300)。在通道0、2和4请求DMA传输的状态中，单个循环周期通过考虑通道的优先级包括通道4的单位传输、通道0的单位传输以及通道2的单位传输。尽管通道0和2具有相同的优选级C，由于通道0比其它通道更早地作出DMA传输请求，所以通道0比通道2具有更早的传输顺序。重复该循环周期直至相应的通道的数据传输完成为止。

在通道0的DMA传输期间，当分配给通道3的输入/输出装置请求DMA传输时(S302)，传输顺序控制单元206可以将被调度以执行下一个传输的通道2的优先级与请求传输的通道3的优先级相比较(S304)。基于比较结果，由于通道3具有较高的优先级，在完成通道0的传输后可以执行通道3的单位传输而不是通道2(S306)。此处，被调度以执行下一个传输的通道2的DMA传输只是顺延至下一个顺序，并且不取消相应循环周期中的单位传输。因此，如图3a中所示的，在通道3的DMA传输请求的时间点处，以通道4、0、3和2的顺序执行循环周期中的单位传输。

然而，在下一个循环周期中可能不会对于循环周期中单位传输维持通道4、0、3和2的顺序。在此情况中，由于通道3尽管具有最高的优先级但是在单位传输顺序中是第三个，所以当单位传输的循环周期完成时，传输顺序控制单元206可以通过考虑优先级信息，在循环周期中重排请求DMA传输的所有DMA通道的传输顺序。在此实例中，在完成重排的循环周期中，以通道3、4、0和2的顺序执行单位传输。

参考图3b，当在通道3、4、0和2的循环周期中在通道3的传输期间接收通道1的DMA传输请求时(S310)，传输顺序控制单元206可以将被调度以在通道3的单位传输后执行单位传输的通道4的优先级与通道1的优先级相比较(S312)。基于比较结果，由于通道1和4具有相同的优先级B，所以在完成通道3的单位传输后，单位传输可以以原始顺序执行。由于即使在通道4的单位传输完成之后在正在进行的单位传输的循环周期期间也存在其单位传输不被执行的新的DMA传输请求，所以传输顺序控制单元206将被调度以在通道4的单位传输后执行单位传输的通道0的优先级与通道1的优先级再次相比较(S316)。此处，由于通道1具有比通道0更高的优先级，所有通道1的单位传输可以先于通道0执行(S318)。因此，如图3b中所示的，在通道3的DMA传输请求的时间点处，在循环周期中以通道3、4、1、0和2的顺序执行单位传输。在此情况中，由于通道3、4、1、0和2的循环顺序与其优先级和DMA传输请求的顺序匹配，所以即使在由传输顺序控制单元206重排循环顺序(S320)之后，循环顺序也可以保持。

不同量数据传输的实例

尽管上述单位传输示出为在一个传输单位期间仅允许相同量的数据传输至相应的通道，但是单位传输还可以允许不同量的数据传输至相应的通道。

寄存器202可以存储用于多个DMA通道中的每个的单位传输数据量。此处，传输处理器204在单位传输时可以传输与存储在寄存器202中的单位传输数据量一样多的数据至每个DMA通道。

另一方面，即使在寄存器202没有存储多个DMA通道中的每个的单位传输数据量的情况中，可以基于DMA通道中的每个的优先级信息，确定单位传输数据量。例如，具有A级优先级的通道可以具有300千字节的单位传输数据量，具有B级优先级的通道可以具有200千字节的单位传输数据量，并且具有C级优先级的通道可以具有100千字节的单位传输数据量。也就是说，具有较高优先级的通道可以具有较大的单位传输数据量。相反，具有较高的优先级的通道还可以具有较小的单位传输数据量。此处，当执行至DMA通道中的每个的单位传输时，传输处理器204可以基于DMA通道中的每个的优先级，传输与单位传输数据量一样多的数据。

使用数据量确定优先级的方法的实例

传输顺序控制单元206还可以通过考虑相应的DMA通道的单位传输数据量，确定单位传输的循环周期中的相应的DMA通道的传输顺序。例如，传输顺序控制单元206可以先于其它通道执行至具有较小单位传输数据量的通道的单位传输。在此情况中，主要执行少量数据传输的输入/输出装置的DMA传输请求能够首先处理。相反，传输顺序控制单元206还可以先于其它通道执行至具有较大单位传输数据量的通道的单位传输。

考虑优先级和数据量的传输顺序确定的实例

传输顺序控制单元206可以考虑存储在寄存器202中的相应的DMA通道的优先级信息和单位传输数据量，确定单位传输的循环周期中的相应的DMA通道的传输顺序。例如，可以控制传输处理器204使得至具有较高优先级和较小单位传输数据量的DMA通道的单位传输首先执行。

另外，多通道DMA控制器可以进一步包括接口单元208，其通过接收用于更新存储在寄存器202中的数据，更新存储在寄存器202中的数据。由于能够被存储在寄存器202中的数据包括关于相应的通道的优先级的数据和关于其单位传输数据量的数据，因此接口单元208能够通过接收关于相应的通道的优先级的数据和关于其单位传输数据量的数据中的至少一个，更新存储在寄存器202中的数据。

以上描述的图2的相应的组件可以是指软件或者硬件，如现场可编程门阵列(FPGA)或者专用集成电路(ASIC)。然而，这些组件并不限于软件或硬件，并且可被配置为存储在可寻址的存储介质中，并且也可以被配置为执行至少一个处理器。组件的功能可以由细分组件或通过组合多个组件以执行特定的功能而获得的一个组件来实现。

图4是根据本发明的一个实施例的多通道DMA的控制方法的流程图。

参考图4，多通道DMA控制器200可以从分配有DMA通道的外围装置接收DMA传输请求(S400)。多通道DMA控制器200可以控制数据的传输和接收流使得所有请求DMA传输的DMA通道参考相应的DMA通道的控制信息和操作状态而循环地重复单位传输。在这种情况下，单位传输可以执行使得在一个传输单位期间仅有预定量数据被传输。

根据多通道DMA控制器200控制数据的传输和接收流的操作，可以立即处理所请求的DMA传输，除非DMA传输正在经由另一个通道被处理。然而，如果DMA传输正在经由另一个通道被处理(S402)，所请求的DMA传输可以等待直至当前正在进行的单位传输完成为止。当当前正在进行的单位传输完成时，被调度以执行下一个单位传输的通道的优先级可以与请求DMA传输的通道的优先级相比较(S406)。S406中操作的比较甚至还可以在单位传输完成之前执行。

根据S406中操作的比较结果，如果请求DMA传输的通道并不具有比被调度以执行下一个单位传输的通道更高的优先级，则被调度以执行下一个单位传输的通道的单位传输可以如所调度的执行。

然而，根据S406中操作的比较结果，如果请求DMA传输的通道具有比被调度以执行下一个单位传输的通道更高的优先级，则请求DMA传输的通道的单位传输可以先于被调度以执行下一个单位传输的通道的单位传输执行(S410)。

当循环周期完成时(S412)，循环周期中的传输顺序可以重排(S414)。通过重排，可以通过考虑DMA传输请求顺序和优先级而改进循环周期中的传输顺序。

可以重复执行多通道DMA的控制方法直至所有通道的传输完成为止(S416)。

尽管本文已经描述了一些实施例，本领域技术人员应当理解的是，这些实施例仅以说明的方式给出，并且在不偏离本发明的精神和范围下可以做成各种改进、变形和修改。因此，本发明的范围应该仅由所附的权利要求及其等同物限定。

Claims (15)

1.一种多通道直接存储器存取(DMA)控制器，其包括：

寄存器，其存储多个DMA通道中的每个的控制信息和操作状态；以及

传输处理器，其控制数据的传输和接收流，使得请求DMA传输的所有DMA通道参考所述寄存器来循环地重复单位传输，

其中，执行所述单位传输使得在一个传输单位期间仅传输预定量的数据。

2.根据权利要求1所述的多通道DMA控制器，进一步包括：

传输顺序控制单元，其控制所述传输处理器，使得通过考虑存储在所述寄存器中的相应的DMA通道的优先级信息，确定在单位传输的循环周期中相应的DMA通道的传输顺序；

其中，所述寄存器进一步存储相应的DMA通道的优先级信息。

3.根据权利要求2所述的多通道DMA控制器，其中，所述传输顺序控制单元基于DMA传输请求的时间点，确定关于具有存储在所述寄存器中的相同优选级信息的至少两个DMA通道的传输顺序。

4.根据权利要求2所述的多通道DMA控制器，其中，当在正在进行的单位传输的循环周期期间不执行新的DMA传输请求的单位传输时，所述传输顺序控制单元通过将与新的DMA传输请求相关的DMA通道的优先级与被调度为执行下一个DMA传输的DMA通道的优先级相比较，确定将执行下一个DMA传输的DMA通道。

5.根据权利要求4所述的多通道DMA控制器，其中，当与新的DMA传输请求相关的DMA通道比被调度为执行下一个DMA传输的DMA通道具有更高的优先级时，所述传输顺序控制单元206把将执行下一个DMA传输的DMA通道确定为响应于新的DMA传输请求的DMA通道。

6.根据权利要求4所述的多通道DMA控制器，其中，当单位传输的循环周期完成时，所述传输顺序控制单元通过考虑DMA通道的优先级信息，在循环周期中重排请求DMA传输的所有DMA通道的传输顺序。

7.根据权利要求2所述的多通道DMA控制器，进一步包括：

接口单元，其通过接收用于优先级信息的更新的数据，更新存储在所述寄存器中的所述优先级信息。

8.根据权利要求1所述的多通道DMA控制器，其中，所述寄存器进一步存储所述多个DMA通道中的每个的单位传输数据量，并且当执行每个DMA通道的单位传输时，所述传输处理器传输与存储在所述寄存器中的单位传输数据量一样多的数据。

9.根据权利要求8所述的多通道DMA控制器，进一步包括，

接口单元，其通过接收用于所述多个DMA通道中的每个的单位传输数据量的更新的数据，更新存储在所述寄存器中的所述多个DMA通道中的每个的单位传输数据量。

10.根据权利要求8所述的多通道DMA控制器，进一步包括，

传输顺序控制单元，其控制所述传输处理器通过考虑存储在所述寄存器中的相应的DMA通道的单位传输数据量，确定在单位传输的循环周期中相应的DMA通道的传输顺序。

11.一种多通道直接存储器存取(DMA)的控制方法，其包括：

接收来自分配有DMA通道的外围装置的DMA传输请求；以及

控制数据的传输和接收流，使得请求DMA传输的所有DMA通道参考控制信息和关于相应的DMA通道的操作状态的信息，循环地重复单位传输；

其中，执行所述单位传输，使得在一个传输单位期间仅传输预定量的数据。

12.根据权利要求11所述的控制方法，其中，控制数据的传输和接收流进一步包括通过考虑相应的DMA通道的优先级信息，确定在单位传输的循环周期中所述相应的DMA通道的传输顺序。

13.根据权利要求12所述的控制方法，进一步包括：

通过接收用于相应的DMA通道的所述优先级信息的更新的数据，更新存储在寄存器中的相应的DMA通道的所述优先级信息。

14.根据权利要求12所述的控制方法，其中，当在正在进行的单位传输的循环周期期间不执行新的DMA传输请求的单位传输时，控制数据的传输和接收流进一步包括通过将与新的DMA传输请求相关的DMA通道的优先级与被调度为执行下一个DMA传输的DMA通道的优先级相比较，确定将执行下一个DMA传输的DMA通道。

15.根据权利要求14所述的控制方法，其中，进一步包括，当所述单位传输的所述循环周期完成时，通过考虑所述优先级信息，在循环周期中重排请求DMA传输的所有DMA通道的传输顺序。