CN107301139B - 存储器直接访问控制装置 - Google Patents

存储器直接访问控制装置 Download PDF

Info

Publication number
CN107301139B
CN107301139B CN201710243702.6A CN201710243702A CN107301139B CN 107301139 B CN107301139 B CN 107301139B CN 201710243702 A CN201710243702 A CN 201710243702A CN 107301139 B CN107301139 B CN 107301139B
Authority
CN
China
Prior art keywords
bus
direct access
access control
control device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710243702.6A
Other languages
English (en)
Other versions
CN107301139A (zh
Inventor
E.贝克
A.奥厄
E.施洛特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN107301139A publication Critical patent/CN107301139A/zh
Application granted granted Critical
Publication of CN107301139B publication Critical patent/CN107301139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

存储器直接访问控制装置。本发明涉及一种存储器直接访问控制装置,其中所述存储器直接访问控制装置具有用于使所述存储器直接访问控制装置与如下总线系统连接的接口,所述总线系统使多个总线成员连接。在此,所述存储器直接访问控制装置被构造用于实施如下步骤:‑接收不同的总线成员的至少两个查询信号,用于执行从有关的总线成员到至少一个其它的总线成员的数据传输,‑根据表征相应的数据传输的优先级的配置数据来确定从所述不同的总线成员到所述至少一个其它的总线成员的数据传输的顺序,‑在分别使用通过所述总线系统的至少一个存储器直接访问的情况下,以所确定的顺序来实施从所述不同的总线成员到所述至少一个其它的总线成员的数据传输。

Description

存储器直接访问控制装置
技术领域
本发明涉及一种根据本发明的存储器直接访问控制装置,以及一种根据本发明的方法。
背景技术
从市场公知的是如下计算单元、例如处理器,所述计算单元具有一个或多个处理器核,而且所述计算单元可以访问工作存储器。此外,具有一个或多个这种计算单元的计算机系统通常包括大量与所述计算单元共同起作用的其它单元、例如输入和输出模块(“IO”)以及诸如此类的。所述计算机系统的所提及的元件中的至少多个元件可以通过共同的、优选地并行的总线来相互交换数据。此外,还公知用于所谓的存储器直接访问(DMA,英文“direct memory access”)的方法,由此可以改善通过所述共同的总线的数据交换。
发明内容
本发明所基于的问题通过一种根据本发明的存储器直接访问控制装置以及通过一种根据本发明的方法来被解决。有利的扩展方案在从属权利要求中予以说明。此外,对于本发明重要的特征在随后的描述中以及在附图中得以找到,其中所述特征不仅可以单独地而且可以以不同的组合而对于本发明是重要的,而不再对此明确地进行指明。
本发明涉及一种存储器直接访问控制装置,其中所述存储器直接访问控制装置具有用于使所述存储器直接访问控制装置与如下总线系统连接的接口,所述总线系统使多个总线成员连接。在此,所述存储器直接访问控制装置被构造用于实施如下步骤:
- 接收不同的总线成员的用于执行从有关的总线成员到至少一个其它的总线成员的数据传输的至少两个请求信号,
- 根据表征相应的数据传输的优先级的配置数据来确定从所述不同的总线成员到所述至少一个其它的总线成员的数据传输的顺序,
- 在分别使用至少一次存储器直接访问的情况下,经由总线系统以所确定的顺序来实施从所述不同的总线成员到所述至少一个其它的总线成员的数据传输。
“总线成员”的例子是计算单元、尤其是处理器或处理器核、工作存储器、输入-输出单元、通信模块、存储介质以及诸如此类的,所述“总线成员”因此可以通过所述总线系统以读取和/或写入的方式来交换数据。用语“不同的总线成员”指的是,所述至少两个请求信号通常不是来自同一总线成员。在此,所述“不同的”总线成员可以在技术上同类地来实施或者可以在技术上不同类地来实施。
所提及的“请求信号”例如是触发信号、查询位或者诸如此类的,所述“请求信号”可以通过各自的或者通过共同的控制线、数据线或者诸如此类的被传输给所述存储器直接访问控制装置。
在一个设计方案中,所提及的“配置数据”被定位在所述存储器直接访问控制装置之内。例如,所述配置数据易失性地或非易失性地被存储在一个包括所述存储器直接访问控制装置的电子器件中。补充地或者可替换地,所述配置数据被定位在工作存储器的区域内或者被定位在所述存储器直接访问控制装置之外的与所述工作存储器类似的存储器内。由此,所述配置数据例如可以借助于与总线系统连接的计算单元(处理器、处理器核)在需要时以简单的方式来预先给定和/或改变和/或更新。在相应适当的时间点,这甚至可以在所述存储器直接访问控制装置运行期间实现。
本发明尤其具有如下优点,所述存储器直接访问控制装置可以提高如下这种总线成员的性能,所述总线成员不曾明确地被设计用于以所谓的“多核系统(Multicore-System)”(即一个具有多个处理器核的计算单元)来运行,而是只在进行通信的设计目标的情况下以一个单个的处理器核来开发的。这例如涉及更下面提到的“MCAN模块”。
有利地,所述存储器直接访问控制装置的运行可以只利用一个唯一的所谓的“DMA信道”来实现,其中尤其是也能考虑不同的总线成员的请求信号,由此可以节约花费和成本。缩写词“DMA”指的是英文“direct memory access”。
此外,本发明还具有如下优点,在没有对数据的不符合期望的改写的情况下能够实现从不同的总线成员到例如另一总线成员的相同的目标地址的数据传输,其方式是所述存储器直接访问控制装置被构造为在能预见的目标地址“冲突”的情况下以适当的方式增加或移动相应的第二目标地址。对此必要的“智慧”被包含在所述存储器直接访问控制装置本身中,使得与此相关的例如通过被连接到总线系统上的计算单元的协助基本上是多余的。
例如,如果两个或者更多个要传输的数据应该被传输给相同的另一总线成员,其中所述数据分别要求或具有相同的优先级,那么可能形成所描述的目标地址冲突。对此参见更下面对所谓的“CAN-ID”的阐述。
通常,通过所描述的对目标地址的按具体情况的增加,不需要针对数据传输保留大量分开的存储区、尤其是在同一总线成员中的大量分开的存储区,使得可以特别高效地使用现有的数据存储器。易于理解的是,在要传输给同一目标地址的数据超过两个时可以相对应地继续所述增加的过程。
在本情况下,只要不另作说明,术语“目标地址”就被理解为单个的地址或地址区或在数据存储器中的地址区中的第一地址。所述数据存储器例如是与总线系统连接的中央工作存储器和/或是如下工作存储器单元,所述工作存储器单元被分配给相应的与总线系统连接的计算单元或一般来说被分配给总线成员。
在一个设计方案中,所述存储器直接访问控制装置被构造为:至少暂时根据所述配置数据,预先给定所述不同的总线成员的固定的优先级,用于确定顺序。由此,有利地,所述存储器直接访问控制装置的运行可以特别简单地予以执行。
在另一设计方案中,所述存储器直接访问控制装置被构造为:至少暂时根据所述配置数据,按照接收到所述请求信号的时间顺序来确定数据传输的顺序。由此,有利地,在所述存储器直接访问控制装置运行时可以避免:各个查询必须不符合期望地长时间地等待附属的数据传输。
在另一设计方案中,所述存储器直接访问控制装置被构造为:至少暂时根据所述配置数据,关于所述总线成员的数量周期性地考虑可能存在的请求信号,以确定该顺序。由此,有利地,能够特别有规律地考虑所述总线成员。
在对此的第一变型方案中,在所述周期内只考虑如下这种总线成员,所述总线成员当前已经将请求信号发送给所述存储器直接访问控制装置,其中然而相对应的数据传输还未完成。可选地,借助于所述配置数据可以预先给定:当同时在所述存储器直接访问控制装置中从其余的总线成员接收到其它请求信号时,如有必要应如何改变对所述顺序的确定。
在对此的第二变型方案中,在所述周期内相继询问全部适合于所述方法的总线成员:如有必要,所述总线成员当前是否将请求信号发送或已经发送给所述存储器直接访问控制装置。
在一个设计方案中,所述配置数据甚至可以在运行期间被改变。由此,也可以以相对应的方式改变用于确定所述顺序的算法并且因此有利地改善所述存储器直接访问控制装置的运行。
在另一设计方案中,所述存储器直接访问控制装置被构造为:将所要传输的数据传输给所述另一总线成员的目标地址,其中所述存储器直接访问控制装置此外还被构造为:当多个数据、尤其是不同的总线成员的多个数据应该被传输给相同的另一总线成员时,增加所述目标地址。这已经在更上面与所述存储器直接访问控制装置的优点一起进一步予以阐述。
在另一设计方案中,根据所述配置数据和/或根据所要传输的数据来确定数据传输的顺序和/或增加目标地址。因此,所述存储器直接访问控制装置有利地可以使用或分析所述(能预先给定的)配置数据,而且补充地或可替换地也可以使用或分析所要传输的数据的数据内容,以便一方面能够实现最优地区分优先次序而且能够实现最优地使用所述目标地址或最优地使用在相应的数据存储器中的存储区。
例如,只要有关的总线成员被实施为CAN模块,所要传输的数据就可包括所谓的“CAN-ID”。在此,有利地,相应的CAN-ID可以单独地或补充地被用于确定优先级并且作为结果确定数据传输的顺序。缩写词“CAN”指的是“Controller Area Network(控制器局域网络)”。尤其是,所提及的CAN模块也可以是所谓的“MCAN模块”,其中字母“M”表征制造商特定的称呼。
此外,本发明还涉及一种用于使存储器直接访问控制装置运行的方法,其中所述存储器直接访问控制装置具有用于使所述存储器直接访问控制装置与如下总线系统连接的接口,所述总线系统使多个总线成员连接。在此,所述方法包括如下步骤:
- 接收不同的总线成员的用于执行从有关的总线成员到至少一个其它的总线成员的数据传输的至少两个请求信号,
- 根据表征相应的数据传输的配置数据的优先级来确定从所述不同的总线成员到所述至少一个其它的总线成员的数据传输的顺序,
- 在分别使用至少一次存储器直接访问的情况下,经由所述总线系统以所确定的顺序来实施从所述不同的总线成员到所述至少一个其它的总线成员的数据传输。
得到类似于已经在更上面针对所述存储器直接访问控制装置所描述的那样的优点。
在一个设计方案中,所述方法包括如下步骤:
- 接收第一总线成员的用于执行从所述第一总线成员到另一第一总线成员的第一数据传输的请求信号,
- 接收第二总线成员的用于执行从所述第二总线成员到另一第二总线成员的第二数据传输的请求信号,
- 根据表征相应的数据传输的优先级的配置数据来确定所述第一数据传输和所述第二数据传输的顺序,
- 在分别使用至少一次存储器直接访问的情况下,经由所述总线系统以所确定的顺序来实施所述第一数据传输和所述第二数据传输。
在此,有利地,所述方法甚至可以只针对两个总线成员改善所述数据传输。易于理解的是,所述另一第一总线成员也可以按具体情况地与所述另一第二总线成员相同。此外,还易于理解的是,所描述的方法步骤可以相对应地“被缩放”,使得通过所述方法也可以有利地考虑任意数目的请求信号或总线成员。
在所述方法的另一设计方案中,至少暂时根据所述配置数据,预先给定所述不同的总线成员的固定的优先级,用于确定顺序。
在所述方法的另一设计方案中,至少暂时根据所述配置数据,按照接收到所述请求信号的时间顺序来确定数据传输的顺序。
在所述方法的另一设计方案中,至少暂时根据所述配置数据,关于所述总线成员的数量周期性地考虑可能存在的请求信号。
在所述方法的另一设计方案中,所要传输的数据被传输给所述另一总线成员的目标地址,而且当多个数据、尤其是不同的总线成员的多个数据应该被传输给相同的另一总线成员时,增加所述目标地址。
在所述方法的另一设计方案中,根据所述配置数据和/或根据所要传输的数据来确定数据传输的顺序和/或增加目标地址。
所述方法的所描述的设计方案对应于所述存储器直接访问控制装置的更上面描述的设计方案,并且因而在本情况下不需要进一步予以阐述。也得到相对应的优点。
附图说明
随后,本发明的示例性的实施方式参考附图予以阐述。在附图中:
图1示出了具有总线系统的计算机系统的非常简化的方框电路图;
图2示出了图1的计算机系统的实施方式,所述计算机系统具有大量计算单元和分别被分配给所述计算单元的工作存储器单元、具有一个存储器直接访问控制装置以及具有大量通信模块;
图3A示出了总线成员的具有一个目标地址的存储区的第一简图;
图3B示出了图3A的总线成员的具有两个目标地址的存储区的第二简图;以及
图4示出了用于使图2的存储器直接访问控制装置运行的方法的流程图。
在所有附图中,即使在不同的实施方式中,相同的附图标记也被用于功能等效的要素和参量。
具体实施方式
图1示意性地示出了计算机系统10的非常简化的方框电路图,所述计算机系统10具有计算单元20、工作存储器30、存储器直接访问控制装置40以及通信模块50,所述计算单元20、工作存储器30、存储器直接访问控制装置40以及通信模块50分别与总线系统12连接。同样如所述部件20、30、40、50中的一个或多个那样,所述总线系统12例如可以被布置在半导体器件(“芯片”或“片上网络(Network on Chip)”)上。补充地,所述存储器直接访问控制装置40包括配置数据42,所述配置数据42在更下面在图2中还进一步予以阐述。
图2示出了类似于图1的计算机系统10,所述计算机系统10在本情况下包括计算单元20,所述计算单元20具有大量处理器核20_1至20_n以及分别被分配给所述处理器核20_1至20_n的工作存储器单元30_1、30_2至30_n。此外,图1还示出了多个与总线系统12连接的通信模块50_1至50_n。CAN总线或者诸如此类的例如分别被连接到所述通信模块50_1至50_n上。此外,中央工作存储器30与总线系统12连接。
所述与总线系统12连接的部件20_1、20_2至20_n,30_1、30_2至30_n,30,40和50_1、50_2至50_n中的每个都表征所述总线系统12的一个相应的“总线成员”,其中所述总线成员普遍地通过附图标记60来表示。此外,处理器核20_1至20_n也同义地被称作计算单元20_1至20_n。
在图2中的下方区域内,多个请求信号14分别借助于弯曲的箭头象征性地来绘制。所述请求信号14可以由相应的总线成员60传送给存储器直接访问控制装置40,以便在所述存储器直接访问控制装置40中借助于受所述存储器直接访问控制装置40控制的存储器直接访问来请求从有关的总线成员60到至少一个其它的总线成员60的数据传输。
此外,象征性地绘制控制线16,通过所述控制线16,例如可以将要求信号和/或确收信号以及诸如此类的从所述存储器直接访问控制装置40传送给相应的总线成员60。类似地,在图2中的上方的总线成员60可选地也可以借助于请求信号14和控制线16与所述存储器直接访问控制装置40连接,这在图2中为了清楚起见未示出。替换于或者补充于所述控制线16,也可以设置相对应的信号,所述信号例如能通过总线系统12来传输。
此外,在图2中示例性地绘制有箭头18,以便象征性地勾画出借助于所述存储器直接访问控制装置40来实施例如朝计算单元20_1或朝工作存储器30_1的数据传输。
因此,图2在整体上示出了具有存储器直接访问控制装置40的计算机系统10,其中所述存储器直接访问控制装置40具有用于使所述存储器直接访问控制装置40与如下总线系统12连接的接口,所述总线系统12使多个总线成员60连接,而且其中所述存储器直接访问控制装置40被构造用于实施如下步骤:
- 接收102(参见图4)不同的总线成员60的用于执行从有关的总线成员60到至少一个其它的总线成员60的数据传输的至少两个请求信号14,
- 根据表征相应的数据传输的优先级的配置数据42来确定104(参见图4)从所述不同的总线成员60到所述至少一个其它的总线成员60的数据传输的顺序,
- 在分别使用至少一次存储器直接访问的情况下,经由所述总线系统12以所确定的顺序来实施106(参见图4)从所述不同的总线成员60到所述至少一个其它的总线成员60的数据传输。所述存储器直接访问控制装置40优选地被构造为硬件电路。
在一个实施方式中,所述存储器直接访问控制装置40被构造为:根据所述配置数据42预先给定所述不同的总线成员60的固定的优先级,用于确定顺序。在另一实施方式中,所述存储器直接访问控制装置40被构造为:根据所述配置数据42按照接收到所述请求信号14的时间顺序来确定数据传输的顺序。在另一实施方式中,所述存储器直接访问控制装置40被构造为:根据所述配置数据42,关于所述总线成员60的数量周期性地考虑可能存在的请求信号14,以确定顺序。
在另一实施方式中,所述配置数据42可以在计算机系统10运行期间被改变,使得对所述顺序的确定104可以按具体情况利用变化的算法来实现,如更上面已经描述的那样。
在另一实施方式中,所述配置数据42被定位在所述存储器直接访问控制装置40之内。例如,所述配置数据42易失性地或非易失性地被存储在一个包括所述存储器直接访问控制装置40的电子器件中。
在另一实施方式中,所述配置数据42被定位在工作存储器30的区域内或者被定位在所述存储器直接访问控制装置40之外的与所述工作存储器30类似的存储器内。由此,所述配置数据42例如可以借助于所述计算单元20_1至20_n中的一个在需要时以简单的方式来改变和/或更新。
图3A示出了针对总线成员60的具有第一目标地址72_1的数据存储器70的第一通用简图。随后,只要不另作说明,术语“目标地址”就被理解为单个的地址或地址区或在数据存储器70中的地址区中的第一地址。在图3A中示出,第一数据74和第二数据76应该被传输给同一第一目标地址72_1。在此,如可看出的那样,得到冲突。
图3B示出了图3A的同一数据存储器70,其中与此不同,除了第一目标地址72_1也使用第二目标地址72_2。相对应地,所述第一数据74可以被传输给第一目标地址72_1,而所述第二数据76可以被传输给第二目标地址72_2。
在此,所述存储器直接访问控制装置40被构造为:将所要传输的数据74和76传输给总线成员60的目标地址72,其中所述存储器直接访问控制装置40此外还被构造为:当多个数据(在本情况下即第一数据74和第二数据76)、尤其是不同的总线成员60的多个数据应该被传输给同一总线成员60时,增加所述目标地址72。所述增加在图3B中通过箭头80象征性地来示出。
例如,所述第一目标地址72_1的与之相对应的地址被提高了与第一数据74的数量相对应的程度,使得从中得到第二目标地址72_2。在一个实施方式中,实现这一点,使得目标地址72_1和72_2在数据存储器70中的地址区中相邻。因此,可以避免所述第一和第二数据74和76的相互的改写。易于理解的是,在图3A和3B中所示出的方法即使在超过两个数据74和76的情况下也可以相对应地被应用于增加所述目标地址72。
根据其它实施方式,所述存储器直接访问控制装置40被构造为:根据所述配置数据42和/或根据所要传输的数据74或76来确定104数据传输的顺序和/或增加目标地址72_1。例如,只要相应的通信模块50被实施为CAN模块,第一数据74或第二数据76按具体情况就可包括所谓的“CAN-ID”。在此,相应的CAN-ID可以单独地或补充地被用于确定优先级并且作为结果确定数据传输的顺序。
图4示出了用于使所述存储器直接访问控制装置40运行的方法、尤其是按照图1至3中的一个或多个的方法的流程图。在起始方框100中开始在图4中示出的流程。
在此,所述存储器直接访问控制装置40具有用于使所述存储器直接访问控制装置40与如下总线系统12连接的接口,所述总线系统12使多个总线成员60连接,其中所述方法包括如下步骤:
- 接收(方框102)不同的总线成员60的用于执行从有关的总线成员60到至少一个其它的总线成员60的数据传输的至少两个请求信号14,
- 根据表征相应的数据传输的优先级的配置数据42来确定(方框104)从所述不同的总线成员60到所述至少一个其它的总线成员60的数据传输的顺序,
- 在分别使用至少一次存储器直接访问的情况下,经由总线系统12以所确定的顺序来实施(方框106)从所述不同的总线成员60到所述至少一个其它的总线成员60的数据传输。
例如,至少暂时能在所述存储器直接访问控制装置40中执行的方法包括如下步骤:
- 接收(方框102)第一总线成员60的用于执行从所述第一总线成员60到另一第一总线成员60的第一数据传输的请求信号14,
- 接收(同样是方框102)第二总线成员60的用于执行从所述第二总线成员60到另一第二总线成员60的第二数据传输的请求信号14,
- 根据表征相应的数据传输的优先级的配置数据42来确定(方框104)所述第一数据传输和所述第二数据传输的顺序,
- 在分别使用至少一次存储器直接访问的情况下,经由所述总线系统12以所确定的顺序来实施(方框106)所述第一数据传输和所述第二数据传输。易于理解的是,按照本发明的原理在所述存储器直接访问控制装置40的情况下也能被应用到对超过两个请求信号14的接收上。
在一个实施方式中,在方框104中,根据所述配置数据42来预先给定所述不同的总线成员60的固定的优先级,用于确定顺序。
在另一实施方式中,在方框104中,根据所述配置数据42,按照接收到所述请求信号14的时间顺序来确定数据传输的顺序。
在另一实施方式中,在方框104中,根据所述配置数据42,关于所述总线成员60的数量周期性地考虑可能存在的请求信号14,以便从中确定数据传输的顺序。所述周期性的考虑在英文语言惯用法中被称作“round robin(循环)”。
在对此的第一变型方案中,在所述周期内只考虑如下这种总线成员60,所述总线成员60当前已经将请求信号14发送给所述存储器直接访问控制装置40,其中然而相对应的数据传输还未完成。可选地,借助于所述配置数据42可以预先给定:当同时在所述存储器直接访问控制装置40中从其余的总线成员60接收到其它请求信号14时,如有必要应如何改变对所述顺序的确定104。
在对此的第二变型方案中,在所述周期内相继询问全部适合于所述方法的总线成员60:如有必要,所述总线成员60当前是否将请求信号14发送给所述存储器直接访问控制装置40。
类似于对图3A和3B的描述,所要传输的数据(例如数据74和76)被传输给另一总线成员60的目标地址72_1,而且按照另一实施方式,当多个数据74和76、、尤其是不同的总线成员60的多个数据74和76应该被传输给相同的另一总线成员60时,关于所述第一目标地址72_1增加第二目标地址72_2。
在所述方法的另一实施方式中规定,根据所述配置数据42和/或根据所要传输的数据74或76来确定104数据传输的顺序和/或增加目标地址72_2,如这在更上面已经被描述的那样。

Claims (15)

1.一种存储器直接访问控制装置(40),其中,所述存储器直接访问控制装置(40)具有用于使所述存储器直接访问控制装置(40)与如下总线系统(12)连接的接口,所述总线系统使多个总线成员(60)连接,其特征在于,所述存储器直接访问控制装置(40)被构造用于实施如下步骤:
-接收(102)不同的总线成员(60)的用于执行从有关的总线成员(60)到至少一个其它的总线成员(60)的数据传输的至少两个请求信号(14),
-根据表征相应的数据传输的优先级的配置数据(42)来确定(104)从所述不同的总线成员(60)到所述至少一个其它的总线成员(60)的数据传输的顺序,
-在分别使用至少一次存储器直接访问的情况下,经由所述总线系统(12)以所确定的顺序来实施(106)从所述不同的总线成员(60)到所述至少一个其它的总线成员(60)的数据传输,
其中从所述不同的总线成员(60)到所述至少一个其它的总线成员(60)的数据传输由于表征相应的数据传输的优先级的配置数据(42)而能够在仅仅一个DMA信道的情况下被实施。
2.根据权利要求1所述的存储器直接访问控制装置(40),其中,所述存储器直接访问控制装置(40)被构造为:根据所述配置数据(42)预先给定所述不同的总线成员(60)的固定的优先级,用于确定(104)所述顺序。
3.根据权利要求1或2所述的存储器直接访问控制装置(40),其中,所述存储器直接访问控制装置(40)被构造为:根据所述配置数据(42)按照接收到所述请求信号(14)的时间顺序来确定所述数据传输的顺序。
4.根据权利要求1或2所述的存储器直接访问控制装置(40),其中,所述存储器直接访问控制装置(40)被构造为:根据所述配置数据(42),关于所述总线成员(60)的数量周期性地考虑可能存在的请求信号(14),以确定所述顺序。
5.根据权利要求1或2所述的存储器直接访问控制装置(40),其中,所述存储器直接访问控制装置(40)被构造为:将所要传输的数据(74、76)传输给另一总线成员(60)的目标地址(72_1、72_2),而且其中,所述存储器直接访问控制装置(40)还被构造为:当多个数据(74、76)应该被传输给相同的另一总线成员(60)时,增加所述目标地址(72_1、72_2)。
6.根据权利要求5所述的存储器直接访问控制装置(40),其中,所述存储器直接访问控制装置(40)还被构造为:当不同的总线成员(60)的多个数据(74、76)应该被传输给相同的另一总线成员(60)时,增加所述目标地址(72_1、72_2)。
7.根据权利要求5所述的存储器直接访问控制装置(40),其中,根据所述配置数据(42)和/或根据所要传输的数据(74、76)来确定(104)所述数据传输的顺序和/或增加所述目标地址(72_1、72_2)。
8.一种用于使存储器直接访问控制装置(40)运行的方法,其中,所述存储器直接访问控制装置(40)具有用于使所述存储器直接访问控制装置(40)与如下总线系统(12)连接的接口,所述总线系统使多个总线成员(60)连接,其特征在于,所述方法包括如下步骤:
-接收(102)不同的总线成员(60)的用于执行从有关的总线成员(60)到至少一个其它的总线成员(60)的数据传输的至少两个请求信号(14),
-根据表征相应的数据传输的优先级的配置数据(42)来确定(104)从所述不同的总线成员(60)到所述至少一个其它的总线成员(60)的数据传输的顺序,
-在分别使用至少一次存储器直接访问的情况下,经由所述总线系统(12)以所确定的顺序来实施(106)从所述不同的总线成员(60)到所述至少一个其它的总线成员(60)的数据传输,
其中从所述不同的总线成员(60)到所述至少一个其它的总线成员(60)的数据传输由于表征相应的数据传输的优先级的配置数据(42)而能够在仅仅一个DMA信道的情况下被实施。
9.根据权利要求8所述的方法,其中所述方法包括如下步骤:
-接收(102)第一总线成员(60)的用于执行从所述第一总线成员(60)到另一第一总线成员(60)的第一数据传输的请求信号(14),
-接收(102)第二总线成员(60)的用于执行从所述第二总线成员(60)到另一第二总线成员(60)的第二数据传输的请求信号(14),
-根据表征相应的数据传输的优先级的配置数据(42)来确定(104)所述第一数据传输和所述第二数据传输的顺序,
-在分别使用至少一次存储器直接访问的情况下,经由所述总线系统(12)以所确定的顺序来实施(106)所述第一数据传输和所述第二数据传输。
10.根据权利要求8或9所述的方法,其中,至少暂时根据所述配置数据(42),预先给定所述不同的总线成员(60)的固定的优先级,用于确定(104)所述顺序。
11.根据权利要求8或9所述的方法,其中,至少暂时根据所述配置数据(42),按照接收到所述请求信号(14)的时间顺序来确定所述数据传输的顺序。
12.根据权利要求8或9所述的方法,其中,至少暂时根据所述配置数据(42),关于所述总线成员(60)的数量周期性地考虑可能存在的请求信号(14)。
13.根据权利要求8或9所述的方法,其中,所要传输的数据(74、76)被传输给另一总线成员(60)的目标地址(72_1、72_2),而且其中,当多个数据(74、76)应该被传输给相同的另一总线成员(60)时,增加所述目标地址(72_1、72_2)。
14.根据权利要求13所述的方法,其中,当不同的总线成员(60)的多个数据(74、76)应该被传输给相同的另一总线成员(60)时,增加所述目标地址(72_1、72_2)。
15.根据权利要求13所述的方法,其中,根据所述配置数据(42)和/或根据所要传输的数据(74、76)来确定(104)所述数据传输的顺序和/或增加所述目标地址(72_1、72_2)。
CN201710243702.6A 2016-04-15 2017-04-14 存储器直接访问控制装置 Active CN107301139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016206350.2A DE102016206350A1 (de) 2016-04-15 2016-04-15 Speicherdirektzugriffssteuereinrichtung
DE102016206350.2 2016-04-15

Publications (2)

Publication Number Publication Date
CN107301139A CN107301139A (zh) 2017-10-27
CN107301139B true CN107301139B (zh) 2024-04-30

Family

ID=59981056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710243702.6A Active CN107301139B (zh) 2016-04-15 2017-04-14 存储器直接访问控制装置

Country Status (2)

Country Link
CN (1) CN107301139B (zh)
DE (1) DE102016206350A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4305851A1 (en) * 1992-03-06 1993-09-09 Mitsubishi Electric Corp Data transfer system between memory and central processing unit - uses direct memory access transfer control having bus information control stage to provide time priority access control of operations
CN1436333A (zh) * 2000-06-09 2003-08-13 摩托罗拉公司 支持无线手持多媒体设备的集成处理器平台
US6615291B1 (en) * 1999-03-08 2003-09-02 Minolta Co., Ltd. DMA controller with dynamically variable access priority
CN101127018A (zh) * 2007-09-29 2008-02-20 北京时代民芯科技有限公司 一种片上dma结构及其实现方法
CN101149714A (zh) * 2006-09-18 2008-03-26 国际商业机器公司 用于执行直接存储器存取的方法和系统
CN101290605A (zh) * 2008-05-26 2008-10-22 华为技术有限公司 数据处理方法及通讯系统以及相关设备
CN101556565A (zh) * 2009-01-22 2009-10-14 杭州中天微系统有限公司 嵌入式处理器的片上高性能dma
CN102231142A (zh) * 2011-07-21 2011-11-02 浙江大学 一种带有仲裁器的多通道dma控制器
CN102959912A (zh) * 2010-06-25 2013-03-06 西门子公司 分配优先级地传输数据报文
CN103106164A (zh) * 2011-11-09 2013-05-15 深圳市德赛微电子技术有限公司 一种高效dma控制器
CN104123252A (zh) * 2013-04-26 2014-10-29 韩国科亚电子股份有限公司 多通道直接存储器存取控制器及其控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789056B2 (en) * 2002-12-31 2004-09-07 Intel Corporation DSP interface for packet processing
EP1708091A1 (en) * 2005-03-31 2006-10-04 STMicroelectronics Belgium N.V. Dedicated DMA-memory bus for an AMBA system
KR100868766B1 (ko) * 2007-01-31 2008-11-17 삼성전자주식회사 복수의 dma 요청 블록들을 가지는 직접 메모리 액세스장치의 우선 순위를 결정하는 방법 및 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4305851A1 (en) * 1992-03-06 1993-09-09 Mitsubishi Electric Corp Data transfer system between memory and central processing unit - uses direct memory access transfer control having bus information control stage to provide time priority access control of operations
US6615291B1 (en) * 1999-03-08 2003-09-02 Minolta Co., Ltd. DMA controller with dynamically variable access priority
CN1436333A (zh) * 2000-06-09 2003-08-13 摩托罗拉公司 支持无线手持多媒体设备的集成处理器平台
CN101149714A (zh) * 2006-09-18 2008-03-26 国际商业机器公司 用于执行直接存储器存取的方法和系统
CN101127018A (zh) * 2007-09-29 2008-02-20 北京时代民芯科技有限公司 一种片上dma结构及其实现方法
CN101290605A (zh) * 2008-05-26 2008-10-22 华为技术有限公司 数据处理方法及通讯系统以及相关设备
CN101556565A (zh) * 2009-01-22 2009-10-14 杭州中天微系统有限公司 嵌入式处理器的片上高性能dma
CN102959912A (zh) * 2010-06-25 2013-03-06 西门子公司 分配优先级地传输数据报文
CN102231142A (zh) * 2011-07-21 2011-11-02 浙江大学 一种带有仲裁器的多通道dma控制器
CN103106164A (zh) * 2011-11-09 2013-05-15 深圳市德赛微电子技术有限公司 一种高效dma控制器
CN104123252A (zh) * 2013-04-26 2014-10-29 韩国科亚电子股份有限公司 多通道直接存储器存取控制器及其控制方法

Also Published As

Publication number Publication date
CN107301139A (zh) 2017-10-27
DE102016206350A1 (de) 2017-10-19

Similar Documents

Publication Publication Date Title
CN107885671B (zh) 一种非易失性内存的持久化方法和计算设备
CN112543925A (zh) 用于使用专用低延迟链路的多个硬件加速器的统一地址空间
CN103714027A (zh) 一种直接内存存取控制器的数据传输方法及装置
WO2024036985A1 (zh) 存储系统及其计算存储处理器、固体硬盘和数据读写方法
US10229073B2 (en) System-on-chip and method for exchanging data between computation nodes of such a system-on-chip
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
US20130117533A1 (en) Coprocessor having task sequence control
CN103853135A (zh) 调节对从设备的访问
CN107301139B (zh) 存储器直接访问控制装置
CN115114042A (zh) 存储数据访问方法、装置、电子设备和存储介质
US20170212689A1 (en) Packet processing system, method and device utilizing memory sharing
CN109889456B (zh) 一种数据传输方法、装置、设备、系统和存储介质
JP5728043B2 (ja) ゲートウェイ装置
US7254667B2 (en) Data transfer between an external data source and a memory associated with a data processor
CN112764897B (zh) 任务请求的处理方法、装置、系统及计算机可读存储介质
WO2017047657A1 (ja) バッファ制御装置、通信ノード、及び中継装置
CN108234352B (zh) 电子控制单元和数据发送方法
CN107273312B (zh) 具有工作存储器的计算单元用的存储器直接访问控制装置
EP2998864B1 (en) Method, device and system for deciding on a distribution path of a task
US9612950B2 (en) Control path subsystem, method and device utilizing memory sharing
US9582215B2 (en) Packet processing system, method and device utilizing memory sharing
EP3772212B1 (en) Data access method and apparatus, and electronic device
CN109474543B (zh) 一种队列资源管理方法、装置及存储介质
CN116151345B (zh) 数据传输方法、装置、电子设备及存储介质
CN117708007A (zh) 用于spi通信的方法、装置及系统、dma控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant