KR850004821A - 버퍼 스토레이지 시스템(buffer storage system) - Google Patents

버퍼 스토레이지 시스템(buffer storage system) Download PDF

Info

Publication number
KR850004821A
KR850004821A KR1019840007733A KR840007733A KR850004821A KR 850004821 A KR850004821 A KR 850004821A KR 1019840007733 A KR1019840007733 A KR 1019840007733A KR 840007733 A KR840007733 A KR 840007733A KR 850004821 A KR850004821 A KR 850004821A
Authority
KR
South Korea
Prior art keywords
accumulation
register
address
data
buffer storage
Prior art date
Application number
KR1019840007733A
Other languages
English (en)
Other versions
KR890005352B1 (ko
Inventor
히로사다 도네
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR850004821A publication Critical patent/KR850004821A/ko
Application granted granted Critical
Publication of KR890005352B1 publication Critical patent/KR890005352B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3812—Instruction prefetching with instruction modification, e.g. store into instruction stream
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

내용 없음

Description

버퍼 스토레이지 시스템(BUFFER STORAGE SYSTEM)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 데이타처리장치의 일반개통 시스템.
제7도는 본 발명의 실시예에 의한 버퍼 스토레이지 시스템을 나타내는 도면.
제8도는 제7도에 보인 버퍼 스토레이지 시스템의 상세회로도.

Claims (12)

  1. 파이프라인 처리기를 설비하기 위해 지령유니트, 시행유니트, 및 메인 스토레이지와 함께 동작가능하게 연결되는 버퍼 스토레이지 시스템을 구성하되, 상기 지령유니트로부터 주어진 동작명령 축적어드레스 또는 동작명령 인출 어드레스에 의해 억세스되며 또한 그로부터 억세스된 동작명령 데이타를 상기 시행 유니트로 이송시키는 동작명령 억세스 버퍼 스토레이지와, 상기 시행유니트로부터 보내진다음 축적 통과방법으로 상기 메인 스토레이지에 이송되는 상기 동작명령 축적어드레스와 상기 동작명령 축적 데이타를 버퍼내에 레지스터시키는 동작명령 축적동작동안 작동되는 축적어드레스 레지스터와 축적 데이타 레지스터들로 구성된 정보레지스터를 포함하는 버퍼 스토레이지 시스템에 있어서, 버퍼 스토레이지 시스템은 상기 축적어드레스 레지스터와 상기 축적 데이타 레지스터내에 각각에 버퍼되는 동작명령 축적 어드레스와 동작명령 축적 데이타를 상기 지령인출 버퍼 스토레이지로 인가하기 위한 궤환수단을 포함하고 있는 것이 특징인 버퍼 스토레이지 시스템.
  2. 제1항에서, 상기 궤환 시스템은 상기 지령인출 버퍼스토레이지와 상기 축적 어드레스 레지스터 및 축적데이타 레지스터 양자 사이에 각각 연결되는 어드레스 버스라인과 데이타 버스라인으로 실현되는 것이 특징인 버퍼 스토레이지 시스템.
  3. 제2항에서, 상기 동작명령 억세스 버퍼 스토레이지는 상기 메인 스토레이지로부터 주어진 블록데이타 또는 상기 동작명령 축적데이타를 순간적으로 유지하기 위해 동작명령 축적 데이타 레지스터를 갖고 있고, 상기 지령인출 버퍼 스토레이지는 지령유효 어드레스 레지스터와 지령 축적 데이타 레지스터를 갖고 있고, 지령유효 어드레스 레지스터는 상기 어드레스 버스라인을 통하여 이송되는 상기 동작명령 축적 어드레스와 상기 지령인출 어드레스를 선택적으로 순간적으로 유지시켜 주며, 그리고 상기 지령축적 데이타 레지스터는 상기 데이타 버스라인을 통하여 이송되는 상기 동작명령 축적데이타와 상기 블록데이타를 선택적으로 순간적으로 유지시켜 주는 것이 특징인 버퍼 스토레이지 시스템.
  4. 제3항에서 재기동수단이 버퍼 스토레이지 시스템내에 더 부합되며, 재기동수단은 동작명령 축적 어드레스가 상기 축적 어드레스 레지스터내에 세트된후 그러나 상기궤환수단에 의해 지령인출 버퍼 스토레이지로 궤환이 완료 되기전에 지령인출 어드레스가 상기 지령유효 어드레스내에 세트될 때 관련된 지령인출 동작의 재기동을 명령하기 위한 재기동 신호를 발생시키도록 동작하여 그리고 상술한 지령인출 어드레스는 상기 축적 어드레스 레지스터중 어느하나에 세트된 동작명령 축적 어드스와 동일한 것이 특징인 버퍼 스토레이지 시스템.
  5. 제4항에서, 상기 재기동수단은 논리게이트와 비교기들로 구성하되, 상기 논리게이트는 비교기들의 출력들과 각각 연결되는 다수의 입력들과 상기 재기동신호를 발생시키기 위한 출력을 갖고 있으며, 상기 비교기들은 기들의 제1비교입력들에서 상기 축적 어드레스 레지스터들로부터의 출력들을 각각 수신하며 또한 그들의 제2비교 입력들에서 상기 지령 유효 어드레스 레지스터로부터의 출력들을 수신하는 것이 특징인 버퍼 스토레이지 시스템.
  6. 제5항에서, 상기 논리게이트의 상기 입력들중 하나는 상기 모든 축적 어드레스 레지스터들이 각 동작명령 축적 어드레스들의 전부인 것을 나타내는 신호를 수신하여 그에 의해 상기 재기동신호를 상기 논리게이트의 출력으로 부터 발생시키는 것이 특징인 버퍼 스토레이지 시스템.
  7. 제6항에서, 상기 버퍼 스토레이지 시스템은 상기 정보 레지스토로서 상기 재기동동작을 수행하기 위한 관련된 지령 인출 어드레스를 축적시키는 구제 레지스터를 그내에 갖고 있는 것이 특징인 버퍼 스토레이지 시스템.
  8. 제6항에서, 상기 버퍼 스토레이지 시스템은 제어 레지스터들에 의해 제어되는 것이 특징인 버퍼 스토레이지 시스템.
  9. 제8항에서, VR 플래그 레지스터와 BM 레지스터들은 상기 제어 레지스터들로서 이용되며, 상기 축적어드레스 레지스터와 상응하는 상기 축적 데이타 레지스터 양자는 축적 버퍼 레지스터를 구성하므로 결국 다수의 축적 버퍼레지스터들이 상기 축적 어드레스와 축적 데이타 레지스터들의 각쌍을 구성하며, 각 축적 버퍼 레지스터들은 VR 레지스터와 BM 레지스터를 갖고 있고, 각 VR플래그 레지스터들은 그내에 V플래그 즉, 유효플래그와 R플래그 즉, 준비플래그를 세트하며, 각 BM 레지스터는 그내에 BM 즉, 바이트 표식을 세트하며, 상기 각 V플래그는 동작명령 축적 어드레스가 상기 축적 어드레스 레지스터들중 상응하는 것내에 축적됐음을 나타내며, 상기 각 R플래그는 동작명령 축적 데이타가 상기 축적 데이타 레지스터들중 상응하는 것내에 축적됐음을 나타내며, 그리고 상기 각 바이트 표식들은 상기 축적 데이타 레지스터내에 동작명령 축적데이타의 바이트 위치를 나타내는 것이 특징인 버퍼 스토레이지 시스템.
  10. 제9항에서, 버퍼 축적 시스템은 상기 제어 레지스터들로서 H플래그 레지스터들과 1플래그 레지스터들을 더부합하며, H플래그 레지스터들 각각은 그내에 H플래그 즉, 상기 지령인출 버퍼 스토레이지로 궤환될 동작명령 축적 데이타가 상기 축적 데이타 레지스터들중 하나에 유지되어 있음을 나타내는 유지플래그를 축적하며, 1플래그 레지스터들 각각은 그내에 1플래그 즉, 지령인출 버퍼 스토레이지에 대한 동작명령 축적 억세스가 지령인출 파이프라인으로 유출시켰음을 나타내는 유출 플래그를 축적하는 것이 특징인 버퍼 스토레이지 시스템.
  11. 제10항에서, 확인 비트 레지스터들이 상기 제어 레지스터들로서 버퍼 스토레이지 시스템내에 더부합되며, 상기 확인비트는 축적 데이타레지스터들중 하나로부터 동작 명령 축적데이타가 상기 지령인출 파이프라인으로 유도 시키기 위한 것임을 나타내는 것이 특징인 버퍼 스토레이지 시스템.
  12. 제11항에서, 상기 정보레지스터들과 제어레지스터들은 하나씩 주기적으로 선택되며, 주기적인 선택들은 상기 확인 비트의 전진과 동기된 포인터들에 의해 성취되며, 각 포인터들은 그내에 주기적으로 포인팅 어드레스들을 순서적으로 발생시키도록 증분기를 포함하는 것이 특징인 버퍼 스토레이지 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840007733A 1983-12-07 1984-12-07 버퍼 기억제어 시스템(buffer storage system) KR890005352B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?58-231104 1983-12-07
JP58-231104 1983-12-07
JP58231104A JPS60123936A (ja) 1983-12-07 1983-12-07 バッフア記憶制御方式

Publications (2)

Publication Number Publication Date
KR850004821A true KR850004821A (ko) 1985-07-27
KR890005352B1 KR890005352B1 (ko) 1989-12-23

Family

ID=16918358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007733A KR890005352B1 (ko) 1983-12-07 1984-12-07 버퍼 기억제어 시스템(buffer storage system)

Country Status (9)

Country Link
US (1) US4713752A (ko)
EP (1) EP0144249B1 (ko)
JP (1) JPS60123936A (ko)
KR (1) KR890005352B1 (ko)
AU (1) AU553039B2 (ko)
BR (1) BR8406290A (ko)
CA (1) CA1220284A (ko)
DE (1) DE3478881D1 (ko)
ES (1) ES538327A0 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184753A (ja) * 1984-10-01 1986-04-30 Hitachi Ltd バツフアメモリ
JP2539357B2 (ja) * 1985-03-15 1996-10-02 株式会社日立製作所 デ−タ処理装置
US5349672A (en) * 1986-03-17 1994-09-20 Hitachi, Ltd. Data processor having logical address memories and purge capabilities
JPS6314275A (ja) * 1986-07-04 1988-01-21 Nec Corp ベクトル演算プロセツサのスカラデ−タ演算方式
US4888689A (en) * 1986-10-17 1989-12-19 Amdahl Corporation Apparatus and method for improving cache access throughput in pipelined processors
DE3751642T2 (de) * 1986-10-17 1996-09-05 Amdahl Corp Verwaltung von getrennten Befehls- und Operanden-Cachespeichern
JPS63240650A (ja) * 1987-03-28 1988-10-06 Toshiba Corp キヤツシユメモリ装置
IT1215539B (it) * 1987-06-03 1990-02-14 Honeywell Inf Systems Memoria tampone trasparente.
GB8817911D0 (en) * 1988-07-27 1988-09-01 Int Computers Ltd Data processing apparatus
US5226169A (en) * 1988-12-30 1993-07-06 International Business Machines Corp. System for execution of storage-immediate and storage-storage instructions within cache buffer storage
EP0389175A3 (en) * 1989-03-15 1992-11-19 Fujitsu Limited Data prefetch system
EP0442116A3 (en) * 1990-02-13 1993-03-03 Hewlett-Packard Company Pipeline method and apparatus
EP0475209A3 (en) * 1990-09-14 1993-09-29 Siemens Aktiengesellschaft Arrangement for the determination of instructions modified by the cpu of a processor
JPH05324469A (ja) * 1992-04-02 1993-12-07 Nec Corp キャッシュ・メモリを内蔵したマイクロプロセッサ
US6378062B1 (en) * 1994-01-04 2002-04-23 Intel Corporation Method and apparatus for performing a store operation
US6651074B1 (en) * 1999-12-20 2003-11-18 Emc Corporation Method and apparatus for storage and retrieval of very large databases using a direct pipe
JP4128551B2 (ja) * 2004-07-29 2008-07-30 富士通株式会社 情報処理装置及びストア命令制御方法
GB2426082B (en) * 2005-05-09 2007-08-15 Sony Comp Entertainment Europe Memory caching in data processing
CZ305260B6 (cs) * 2009-06-29 2015-07-08 Indet Safety Systems A.S. Plastový pinový generátor plynů a způsob jeho výroby

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354232A (en) * 1977-12-16 1982-10-12 Honeywell Information Systems Inc. Cache memory command buffer circuit
JPS5687282A (en) * 1979-12-14 1981-07-15 Nec Corp Data processor
JPS5829187A (ja) * 1981-08-14 1983-02-21 Nec Corp キヤツシユメモリ制御装置
US4467414A (en) * 1980-08-22 1984-08-21 Nippon Electric Co., Ltd. Cashe memory arrangement comprising a cashe buffer in combination with a pair of cache memories
JPS6022376B2 (ja) * 1980-08-28 1985-06-01 日本電気株式会社 キャッシュメモリ制御装置
JPS5835627A (ja) * 1981-08-26 1983-03-02 Toshiba Corp メモリデ−タ先取り制御方式
US4551799A (en) * 1983-02-28 1985-11-05 Honeywell Information Systems Inc. Verification of real page numbers of stack stored prefetched instructions from instruction cache
US4551797A (en) * 1983-08-31 1985-11-05 Amdahl Corporation Apparatus for reverse translation

Also Published As

Publication number Publication date
AU3626784A (en) 1985-06-13
ES8602285A1 (es) 1985-11-01
BR8406290A (pt) 1985-10-08
US4713752A (en) 1987-12-15
EP0144249B1 (en) 1989-07-05
EP0144249A2 (en) 1985-06-12
ES538327A0 (es) 1985-11-01
KR890005352B1 (ko) 1989-12-23
EP0144249A3 (en) 1987-05-20
AU553039B2 (en) 1986-07-03
DE3478881D1 (en) 1989-08-10
JPH0526212B2 (ko) 1993-04-15
JPS60123936A (ja) 1985-07-02
CA1220284A (en) 1987-04-07

Similar Documents

Publication Publication Date Title
KR850004821A (ko) 버퍼 스토레이지 시스템(buffer storage system)
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR940012147A (ko) 마이크로컴퓨터 시스템
KR890015143A (ko) 다이렉트 메모리 액세스 제어장치
KR930014089A (ko) 데이터 전송 장치
KR910001555A (ko) 데이타 프로세서
KR840006531A (ko) 데이타처리 시스템에 있어서 합성 디스크립터를 제공하는 장치 및 방법
KR920022117A (ko) 메모리 억세스 장치
KR910012962A (ko) Dma제어기
KR970016917A (ko) 대용량 저장장치 구성 레코드들을 갱신하기 위한 방법 및 시스템
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR850001572A (ko) 컴퓨터 계층 제어용 데이터 처리 시스템
KR910012955A (ko) 데이타 처리 시스템
KR910003488A (ko) 짧은 명령실행시간과 작은 점유면적을 갖는 가변 워드길이 명령시스템용 데이타 처리장치
KR910014816A (ko) 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법
KR860000594A (ko) 버퍼기억장치용 태그 제어회로
JPS5786959A (en) Data transfer control system
KR850004822A (ko) 버퍼 기억장치 제어시스템
KR880014471A (ko) 가상 머신 시스템용의 게스트 머신 실행 제어시스템
ES2064364T3 (es) Sistema de control de la prioridad de acceso para memoria principal para un ordenador.
GB1087575A (en) Communications accumulation and distribution
JPS6058487B2 (ja) デ−タ処理装置
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
KR890015119A (ko) 데이타 처리기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001214

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee