KR950033856A - 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 - Google Patents

데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 Download PDF

Info

Publication number
KR950033856A
KR950033856A KR1019950000690A KR19950000690A KR950033856A KR 950033856 A KR950033856 A KR 950033856A KR 1019950000690 A KR1019950000690 A KR 1019950000690A KR 19950000690 A KR19950000690 A KR 19950000690A KR 950033856 A KR950033856 A KR 950033856A
Authority
KR
South Korea
Prior art keywords
circuit
data
access
request
access request
Prior art date
Application number
KR1019950000690A
Other languages
English (en)
Other versions
KR100319020B1 (ko
Inventor
히로시 다께다
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950033856A publication Critical patent/KR950033856A/ko
Application granted granted Critical
Publication of KR100319020B1 publication Critical patent/KR100319020B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G13/00—Protecting plants
    • A01G13/02—Protective coverings for plants; Coverings for the ground; Devices for laying-out or removing coverings
    • A01G13/0237—Devices for protecting a specific part of a plant, e.g. roots, trunk or fruits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D31/00—Bags or like containers made of paper and having structural provision for thickness of contents
    • B65D31/02—Bags or like containers made of paper and having structural provision for thickness of contents with laminated walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D33/00—Details of, or accessories for, sacks or bags
    • B65D33/16—End- or aperture-closing arrangements or devices
    • B65D33/30—Deformable or resilient metal or like strips or bands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/30—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure
    • B65D85/34—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure for fruit, e.g. apples, oranges or tomatoes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/50—Containers, packaging elements or packages, specially adapted for particular articles or materials for living organisms, articles or materials sensitive to changes of environment or atmospheric conditions, e.g. land animals, birds, fish, water plants, non-aquatic plants, flower bulbs, cut flowers or foliage
    • B65D85/52—Containers, packaging elements or packages, specially adapted for particular articles or materials for living organisms, articles or materials sensitive to changes of environment or atmospheric conditions, e.g. land animals, birds, fish, water plants, non-aquatic plants, flower bulbs, cut flowers or foliage for living plants; for growing bulbs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

데이타프로세서와 메모리 사이에서의 데이타 전송제어 기술에 관한 것으로서, 메모리 등의 주변회로가 갖는 본래의 특성을 충분히 발휘시켜서 데이타 전송을 실행할 수 있는 기술, 특성에 따라서 데이타 전송의 타이밍을 발생하는 주변회로, 이와 같은 주변회로와 효율적으로 데이타전송을 실행할 수 있는 데이타프로세서 및 메모리등의 주변회로가 갖는 본래의 특성을 충분히 발휘시켜서 데이타프로세서와의 사이에서 고속으로 데이타전송을 실행할 수 있는 데이터 처리스스템을 제공하기 위해서, 메모리 CPU로부터의 액세스요구에 대해서 자체 내장하는 자려발진회로의 발진출력에 동기해서 액세스요구에 따른 내부동작을 실행함과 동시에 그의 내부동작에 동기해서 CPU로 액세스요구에 대한 응답요구를 출력하고, CPU는 메모리에 대해서 액세스를 요구함과 동시에 액세스를 요구한 메모리로부터의 응답요구를 받고 이것에 동기해서 액세스요구의 종별에 따라 외부로부터 데이타를 받아들이거나 또는 외부로 데이타를 출력하는 구성을 취한다.
이것에 의해, 주변회로 및 데이타 프로세서 각각의 특성의 한계시간에서의 데이타 전송이 용이하게 실현되고 회로접속의 간소화도 실현되며, 주변회로와 인터페이스 되는 버퍼메모리를 온칩으로 구비하는 데이타프로세서는 데이타프로세서의 내부유닛과 외부 사이의 데이타전송속도의 차이를 내에서 흡수하여 액세스요구에 의한 리드데이타나 라이트데이타의 처리에 순차적인 대기시간을 필요로 하지 않게 된다는 효과가 있다.

Description

데이타 전송 제어방법과 이것에 사용하는 주변회로 데이타 프로세서 및 데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 데이타 프로세서의 1실시예인 CPU와 본 발명에 관한 주변회로의 1실시예인 메모리를 도시한 시스템 블럭도, 제2도는 제1도의 시스템에 있어서의 데이타 전송동작의 1예의 타이밍도, 제3도는 제1도이 상기 실시예와의 비교예로서 웨이트 스테이트 제어부를 거쳐서 데이타전송을 가능하게 하는 시스템의 블럭도.

Claims (14)

  1. 데이타 프로세서와 그 주변회로 사이의 데이타 전송제어방법으로서, 데이타 프로세서가 주변회로에 대해서 액세스를 요구하는 처리, 액세스 요구된 주변회로가 자체 내장하는 자려발진회로의 발진출력에 동기하고 또한 그의 액세스 요구의 내용을 이해해서 상기 액세스 요구에 따른 내부동작을 실행하는 처리, 상기 액세스 요구된 주변회로가 그의 내부동작에 동기해서 상기 데이타 프로세서로 상기 액세스요구에 대한 응답요구를 출력하는 처리 및 상기 응답요구를 받은 상기 데이타 프로세서가 그것에 동기해서 상기 액세스요구의 종별에 따라 외부로부터의 데이타를 받아들이는 처리 또는 외부로 데이타를 출력하는 처리를 실행하는 처리를 포함하는 것을 특징으로 하는 데이타 전송 제어방법
  2. 제1항에 있어서, 상기 액세스 요구는 액세스대상으로서 선택될 주변회로와 데이타의 전송방향을 나타내기 위한 정보를 외부로 출력하는 것에 의해서 실행되고, 상기 응답요구는 주변회로의 내부동작에 동기해서 변화되는 1개의 신호인 것을 특징으로 하는 데이타전송 제어방법.
  3. 데이타 프로세서로부터의 액세스요구에 응답해서 내부동작의 액세스 사이클 신호를 자려발진회로의 발진 출력에 따라서 생성하는 사이클 타이밍 발생회로, 상기 액세스 사이클신호를 상기 액세스 요구에 대한 응답요구로서 외부로 출력하는 외부단자 및 상기 액세스 사이클신호에 동기해서 내부동작 타이밍신호를 생성하는 내부타이밍 발생회로를 포함해서 이루어지는 것인 것을 특징으로 하는 주변회로도.
  4. 제3항에 있어서, 여러개의 메모리셀이 메트릭스 배치된 메모리셀 어레이, 외부로부터의 어드레스 신호에 따라서 메모리셀을 선택하는 선택회로, 선택된 메모리셀의 데이타를 외부로 리드하는 리드회로 및 메모리셀어레이로부터의 연속 데이타 리드어수를 상기 액세스 사이클신호의 변화에 따라서 계수하고, 그 계수결과가 소정의 계수값에 도달하는 상태에서 상기 자려발진회로의 발진동작을 정지시키는 계수회로를 구비하는 메모리로서 구성되어 이루어지는 것인 것을 특징으로 하는 주변회로.
  5. 제4항에 있어서, 상기 계수회로는 상기 소정의 계수값을 외부로부터 프리세트가능하게 유지하는 파리미터레지스터를 구비해서 이루어지는 것을 특징으로 하는 주변회로.
  6. 주변회로에 액세스를 요구하는 액세스 제어회로, 상기 액세스요구에 대한 주변회로로부터의 응답요구의 입력단자, 상기 응답요구에 따라서 라이트 및 리드가능함과 동시에 내부에 동작클럭에 동기해서 라이트 및 리드가능한 버퍼메모리 및 상기 버퍼메모리에 접속된 연산회로 및 입출력 버퍼회로를 구비해서 이루어지는 것인 것을 특징으로 하는 데이타 프로세서.
  7. 제6항에 있어서, 상기 액세스 제어회로, 버퍼메모리, 연산회로 및 입출력 버퍼회로를 제어하는 중앙처리 장치를 구비해서 이루어지는 것인 것을 특징으로 하는 데이타 프로세서.
  8. 제7항에 있어서, 상기 버퍼 메모리는 액세스 제어회로가 주변회로에 액세스요구한 연속리드 액세스횟수를 상기 응답요구의 변화횟수로부터 검출하는 계수회로를 구비하고, 이것에 의한 상기 검출결과를 상기 액세스요구에 의한 데이타 취득의 완료를 의미하는 정보로서 중앙처리장치에 부여되는 것인 것을 특징으로 하는 데이타 프로세서.
  9. 주변회로에 액세스를 요구하는 액세스 제어회로, 상기 액세스 요구에 대한 주변회로로부터의 응답요구의 입력단자, 상기 응답요구에 따라서 라이트 및 리드가능한 비동기 포트와 내부의 동작클럭에 동기해서 라이트 및 리드가능한 동기 포트를 갖는 버퍼메모리, 상기 버퍼메모리의 동기 포트에 접속된 연산회로 및 상기 버퍼메모리의 비동기 포트에 접속되어 외부와 인터페이스되는 입출력 버퍼회로를 구비해서 이루어지는 것인 것을 특징으로 하는 데이타 프로세서.
  10. 제9항에 있어서, 상기 액세스 제어회로, 버퍼메모리, 연산회로 및 입출력 버퍼회로를 제어하는 중앙처리장치를 구비해서 이루어지는 것인 것을 특징으로 하는 데이타 프로세서.
  11. 제10항에 있어서, 상기 버퍼메모리는 액세스 제어회로가 주변회로에 액세스요구한 연속리드 액세스 횟수를 상기 응답요구의 변화횟수로부터 검출하는 계수회로를 구비하고, 이것에 의한 상기 검출결과는 상기 액세스 요구에 의한 데이타취득의 완료를 의미하는 정보로서 중앙처리장치에 부여되는 것을 특징으로 하는 데이타 프로세서.
  12. 데이타 프로세서로부터의 액세스요구에 대해서 자체 내장하는 자려발진회로의 발진출력에 동기해서 상기 액세스요구에 따른 내부동작을 실행함과 동시에 그의 내부동작에 동기해서 상기 데이타 프로세서로 상기 액세스요구에 대한 응답요구를 출력하는 주변회로, 소요의 주변회로에 대해서 액세스요구를 실행함과 동시에 액세스요구를 실행한 주변회로로부터의 응답요구를 받고, 이것에 동기해서 상기 액세스요구의 종별에 따라 외부로부터 데이타를 받아들이거나 또는 외부로부터 데이타를 출력하는 데이타 프로세서 및 상기 데이타 프로세서와 주변회로가 접속되는 버스를 포함해서 이루어지는 것인 것을 특징으로 하는 데이타 처리시스템.
  13. 제12항에 있어서, 종류가 다른 여러개의 상기 주변회로가 상기 버스에 공통 접속되고, 각각의 주변회로에 있어서의 응답요구의 출력단자가 데이타 프로세서에 있어서의 단일의 응답요구의 입력단자를 공유하도록 접속되어 이루어지는 것인 것을 특징으로 하는 데이타 처리시스템.
  14. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000690A 1994-01-21 1995-01-17 데이타전송제어방법과이것에사용하는주변회로,데이타프로세서및데이타처리시스템 KR100319020B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP02196994A JP3490131B2 (ja) 1994-01-21 1994-01-21 データ転送制御方法、データプロセッサ及びデータ処理システム
JP94-21969 1994-01-21
JP94-021969 1994-01-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000001848A Division KR100431107B1 (ko) 1994-01-21 2000-01-15 데이타전송 제어방법과 이것에 사용하는 주변회로, 데이타프로세서 및 데이타 처리시스템

Publications (2)

Publication Number Publication Date
KR950033856A true KR950033856A (ko) 1995-12-26
KR100319020B1 KR100319020B1 (ko) 2002-04-22

Family

ID=12069881

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1019950000690A KR100319020B1 (ko) 1994-01-21 1995-01-17 데이타전송제어방법과이것에사용하는주변회로,데이타프로세서및데이타처리시스템
KR1020000001848A KR100431107B1 (ko) 1994-01-21 2000-01-15 데이타전송 제어방법과 이것에 사용하는 주변회로, 데이타프로세서 및 데이타 처리시스템
KR1020030057424A KR100627766B1 (ko) 1994-01-21 2003-08-20 데이타전송 제어방법과 이것에 사용하는 주변회로, 데이타프로세서 및 데이타 처리시스템
KR1020060024803A KR100678546B1 (ko) 1994-01-21 2006-03-17 데이터전송 제어방법과 이것에 사용하는 주변회로, 데이터 처리 장치 및 데이터 처리시스템

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020000001848A KR100431107B1 (ko) 1994-01-21 2000-01-15 데이타전송 제어방법과 이것에 사용하는 주변회로, 데이타프로세서 및 데이타 처리시스템
KR1020030057424A KR100627766B1 (ko) 1994-01-21 2003-08-20 데이타전송 제어방법과 이것에 사용하는 주변회로, 데이타프로세서 및 데이타 처리시스템
KR1020060024803A KR100678546B1 (ko) 1994-01-21 2006-03-17 데이터전송 제어방법과 이것에 사용하는 주변회로, 데이터 처리 장치 및 데이터 처리시스템

Country Status (3)

Country Link
US (10) US5673398A (ko)
JP (1) JP3490131B2 (ko)
KR (4) KR100319020B1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210445A (ja) * 1994-01-20 1995-08-11 Mitsubishi Electric Corp 半導体記憶装置およびコンピュータ
FI104858B (fi) * 1995-05-29 2000-04-14 Nokia Networks Oy Menetelmä ja laitteisto asynkronisen väylän sovittamiseksi synkroniseen piiriin
US5826092A (en) * 1995-09-15 1998-10-20 Gateway 2000, Inc. Method and apparatus for performance optimization in power-managed computer systems
KR100382467B1 (ko) * 1996-01-05 2003-07-23 엘지전자 주식회사 시리얼인터페이스시스템
KR100232896B1 (ko) * 1996-12-31 1999-12-01 김영환 저전력형 반도체 메모리 소자
US6263448B1 (en) * 1997-10-10 2001-07-17 Rambus Inc. Power control system for synchronous memory device
JP3102398B2 (ja) * 1997-12-17 2000-10-23 日本電気株式会社 タイミング信号生成回路
US6622224B1 (en) * 1997-12-29 2003-09-16 Micron Technology, Inc. Internal buffered bus for a drum
JPH11204742A (ja) * 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6542162B1 (en) 1998-06-15 2003-04-01 International Business Machines Corporation Color mapped and direct color OSD region processor with support for 4:2:2 profile decode function
US6202101B1 (en) * 1998-09-30 2001-03-13 Compaq Computer Corporation System and method for concurrently requesting input/output and memory address space while maintaining order of data sent and returned therefrom
JP3376306B2 (ja) 1998-12-25 2003-02-10 エヌイーシーマイクロシステム株式会社 データ処理装置、そのデータ処理方法
JP2000216935A (ja) 1999-01-25 2000-08-04 Canon Inc 複合機器の情報処理システム
JP3976927B2 (ja) * 1999-01-25 2007-09-19 キヤノン株式会社 バス制御装置
US6381684B1 (en) * 1999-04-26 2002-04-30 Integrated Device Technology, Inc. Quad data rate RAM
US6401213B1 (en) * 1999-07-09 2002-06-04 Micron Technology, Inc. Timing circuit for high speed memory
JP3335602B2 (ja) * 1999-11-26 2002-10-21 株式会社クリエイティブ・ブレインズ 思考系の解析方法および解析装置
US6421280B1 (en) * 2000-05-31 2002-07-16 Intel Corporation Method and circuit for loading data and reading data
US6690757B1 (en) * 2000-06-20 2004-02-10 Hewlett-Packard Development Company, L.P. High-speed interconnection adapter having automated lane de-skew
US6880023B2 (en) 2000-07-25 2005-04-12 Seagate Technology Llc Method and apparatus for a disc drive client interface
US6842747B2 (en) * 2000-07-25 2005-01-11 Seagate Technology Llc Method and apparatus for a disc drive interface
KR20020014534A (ko) * 2000-08-18 2002-02-25 박종섭 저전력 오디오 프로세서
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US20020133652A1 (en) * 2001-03-19 2002-09-19 Tai Quan Apparatus for avoiding starvation in hierarchical computer systems that prioritize transactions
US6877055B2 (en) 2001-03-19 2005-04-05 Sun Microsystems, Inc. Method and apparatus for efficiently broadcasting transactions between a first address repeater and a second address repeater
US6889343B2 (en) * 2001-03-19 2005-05-03 Sun Microsystems, Inc. Method and apparatus for verifying consistency between a first address repeater and a second address repeater
JP2003140963A (ja) * 2001-11-07 2003-05-16 Mitsubishi Electric Corp 半導体記憶システム
US6996640B1 (en) * 2001-08-07 2006-02-07 Adaptec, Inc. Method and system for asynchronously transferring data
AU2002331774A1 (en) * 2001-08-29 2003-03-18 Analog Devices, Inc. Methods and apparatus utilizing flash burst mode to improve processor performance
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US7715377B2 (en) * 2002-01-03 2010-05-11 Integrated Device Technology, Inc. Apparatus and method for matrix memory switching element
JP3510618B2 (ja) * 2002-02-05 2004-03-29 沖電気工業株式会社 バスブリッジ回路及びそのアクセス制御方法
US7194008B2 (en) * 2002-03-15 2007-03-20 Broadcom Corporation Method and apparatus for parsing data streams
JP4383028B2 (ja) * 2002-08-15 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
US7210050B2 (en) * 2002-08-30 2007-04-24 Intel Corporation Increasing robustness of source synchronous links by avoiding write pointers based on strobes
ITMI20022629A1 (it) * 2002-12-12 2004-06-13 St Microelectronics Srl Sistema di memoria comprendente una memoria a semiconduttore
KR100453071B1 (ko) * 2003-01-18 2004-10-15 삼성전자주식회사 프로세서 버스 연결 장치 및 방법
US20050060524A1 (en) * 2003-09-17 2005-03-17 Ittai Anati Processor and methods for micro-operations generation
GB2414357A (en) * 2004-05-18 2005-11-23 Medicsight Plc Nodule boundary detection
JP2005346825A (ja) * 2004-06-02 2005-12-15 Pioneer Electronic Corp 処理制御装置、データ処理装置、処理制御方法、そのプログラム、および、そのプログラムを記録した記録媒体
KR100549871B1 (ko) * 2004-10-22 2006-02-06 삼성전자주식회사 데이터 핀의 상태에 의해서 동작 모드가 결정되는 반도체메모리 장치 및 이를 이용한 동작 모드 결정 방법
JP4502792B2 (ja) * 2004-12-09 2010-07-14 富士通セミコンダクター株式会社 データバッファ回路
WO2007097003A1 (ja) * 2006-02-24 2007-08-30 Fujitsu Limited データ制御装置、データ制御方法およびデータ制御プログラム
JP5055046B2 (ja) * 2007-07-06 2012-10-24 株式会社日立超エル・エス・アイ・システムズ 自動販売機およびこれに適したシリアルバスシステム
TWI466018B (zh) * 2007-08-24 2014-12-21 Via Tech Inc 降低電腦系統耗能的方法、電腦系統、及控制裝置
KR100905816B1 (ko) * 2007-12-28 2009-07-02 주식회사 하이닉스반도체 칩 선택 제어 장치와 그것을 포함하는 불휘발성 메모리장치
US20100312981A1 (en) * 2008-01-29 2010-12-09 Panasonic Corporation Memory access timing adjustment device and memory access timing adjustment method
US8031533B2 (en) * 2008-02-14 2011-10-04 Hynix Semiconductor Inc. Input circuit of semiconductor memory apparatus and controlling method thereof
JP5173751B2 (ja) * 2008-11-10 2013-04-03 パナソニック株式会社 同期・非同期制御部を有するコンピュータシステム
KR101340763B1 (ko) * 2008-11-19 2013-12-12 엘에스아이 코포레이션 신호 송신 방법 및 전송 유닛
KR101566899B1 (ko) * 2009-02-26 2015-11-06 삼성전자주식회사 동작 특성들을 변경할 수 있는 반도체 장치와 그 방법, 및 상기 반도체 장치를 포함하는 반도체 시스템
CN102207919A (zh) * 2010-03-30 2011-10-05 国际商业机器公司 加速数据传输的处理单元、芯片、计算设备和方法
KR20180053113A (ko) * 2016-11-11 2018-05-21 에스케이하이닉스 주식회사 반도체장치
US10134482B2 (en) 2017-01-17 2018-11-20 Micron Technology, Inc. Apparatuses and methods for high speed writing test mode for memories
TWI734326B (zh) * 2019-12-30 2021-07-21 新唐科技股份有限公司 音訊同步處理電路及其方法
US11301377B2 (en) * 2020-08-20 2022-04-12 Marvell Rianta Semiconductor Ulc Addressing scheme for local memory organization
CN116561027A (zh) * 2022-01-27 2023-08-08 瑞昱半导体股份有限公司 异步先进先出内存的控制方法及对应的数据传输系统

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE30331E (en) * 1973-08-10 1980-07-08 Data General Corporation Data processing system having a unique CPU and memory timing relationship and data path configuration
US3893003A (en) * 1973-08-23 1975-07-01 Texaco Inc Method for reducing the strength of electrostatic fields in an oil tanker
US3893033A (en) * 1974-05-02 1975-07-01 Honeywell Inf Systems Apparatus for producing timing signals that are synchronized with asynchronous data signals
JPS5931740B2 (ja) 1978-08-14 1984-08-03 日本電気株式会社 記憶装置制御方式
JPS6054065A (ja) 1983-09-02 1985-03-28 Hitachi Ltd 同期制御装置
DE3501569C2 (de) * 1984-01-20 1996-07-18 Canon Kk Datenverarbeitungseinrichtung
US4755937A (en) * 1986-02-14 1988-07-05 Prime Computer, Inc. Method and apparatus for high bandwidth shared memory
SE452937B (sv) * 1986-04-18 1987-12-21 Ericsson Telefon Ab L M Sett och anordning for att overfora data mellan tva datautrustningar som drivs av var sin oberoende klocka
JPS62263561A (ja) 1986-05-09 1987-11-16 Fujitsu Ltd デ−タ転送方式
EP0258872B1 (en) * 1986-09-01 1994-05-04 Nec Corporation Serial data transfer system
EP0262429B1 (en) * 1986-09-01 1995-11-22 Nec Corporation Data processor having a high speed data transfer function
JPH0786855B2 (ja) * 1987-04-15 1995-09-20 日本電気株式会社 シリアルデ−タ処理装置
JPS63308656A (ja) 1987-06-10 1988-12-16 Fujitsu Ltd ブロックアクセス制御装置
JPH0720836Y2 (ja) 1987-07-16 1995-05-15 株式会社東芝 回転陽極型ｘ線管
JPS6459447A (en) * 1987-08-31 1989-03-07 Hitachi Ltd Data transfer circuit
JP2668219B2 (ja) 1987-09-08 1997-10-27 セイコーエプソン株式会社 アナログ波形発生装置
JPS6481794A (en) 1987-09-18 1989-03-28 Toshiba Corp Elevator for freight
JPH01163849A (ja) * 1987-12-21 1989-06-28 Hitachi Micro Comput Eng Ltd 半導体集積回路
EP0321628B1 (en) * 1987-12-23 1992-11-04 International Business Machines Corporation Shared memory interface for a data processing system
JPH01169654A (ja) 1987-12-25 1989-07-04 Hitachi Ltd 非同期データ転送制御方式
US5140680A (en) * 1988-04-13 1992-08-18 Rockwell International Corporation Method and apparatus for self-timed digital data transfer and bus arbitration
JPH0283762A (ja) 1988-09-21 1990-03-23 Matsushita Electric Ind Co Ltd システムクロック制御装置
JPH0291877A (ja) * 1988-09-27 1990-03-30 Nec Corp 半導体記憶装置
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US5537640A (en) * 1988-12-30 1996-07-16 Intel Corporation Asynchronous modular bus architecture with cache consistency
US5335337A (en) * 1989-01-27 1994-08-02 Digital Equipment Corporation Programmable data transfer timing
JPH02252046A (ja) 1989-03-24 1990-10-09 Nec Corp データ転送装置
EP0394599B1 (en) 1989-04-28 1994-07-20 International Business Machines Corporation Circuit for synchronizing data transfers between two devices operating at different speeds
JPH0320849A (ja) * 1989-06-16 1991-01-29 Matsushita Electric Ind Co Ltd データ出力装置
JPH03152794A (ja) * 1989-11-09 1991-06-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
GB9008366D0 (en) * 1990-04-12 1990-06-13 British Aerospace Data interaction architecture(dia)for real time embedded multi processor systems
JP2519580B2 (ja) * 1990-06-19 1996-07-31 三菱電機株式会社 半導体集積回路
JPH0453084A (ja) * 1990-06-20 1992-02-20 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH0489687A (ja) 1990-07-25 1992-03-23 Oki Electric Ind Co Ltd 同期式バーストアクセスメモリ
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
JP2778222B2 (ja) * 1990-08-15 1998-07-23 日本電気株式会社 半導体集積回路装置
KR950010570B1 (ko) * 1990-09-03 1995-09-19 마쯔시다덴기산교 가부시기가이샤 멀티포오트메모리
JP3082229B2 (ja) 1990-09-14 2000-08-28 ソニー株式会社 メモリ装置
JPH04177696A (ja) 1990-11-13 1992-06-24 Nec Corp 半導体記憶回路
JPH04263191A (ja) 1991-02-18 1992-09-18 Nec Corp 半導体記憶装置
DE69229081T2 (de) * 1991-03-01 2000-01-05 Advanced Micro Devices Inc Mikroprozessor mit externem Speicher
US5293603A (en) * 1991-06-04 1994-03-08 Intel Corporation Cache subsystem for microprocessor based computer system with synchronous and asynchronous data path
CA2068010C (en) * 1991-08-30 1996-10-22 Robert Chih-Tsin Eng Alternate master bursting data rate management techniques for use in computer systems having dual bus architecture
JP3190398B2 (ja) * 1991-12-24 2001-07-23 松下電器産業株式会社 データ入出力制御装置及び方法
US5887196A (en) * 1991-12-30 1999-03-23 Apple Computer, Inc. System for receiving a control signal from a device for selecting its associated clock signal for controlling the transferring of information via a buffer
US5309567A (en) * 1992-01-24 1994-05-03 C-Cube Microsystems Structure and method for an asynchronous communication protocol between master and slave processors
JPH05216821A (ja) 1992-01-31 1993-08-27 Nec Corp ワードシリアル出力回路の同期方式
JPH05268016A (ja) * 1992-02-19 1993-10-15 Nec Corp 半導体集積回路
US5325516A (en) * 1992-03-09 1994-06-28 Chips And Technologies Inc. Processor system with dual clock
US5371880A (en) * 1992-05-13 1994-12-06 Opti, Inc. Bus synchronization apparatus and method
US5457781A (en) * 1993-01-04 1995-10-10 Amdahl Corporation System having main unit for shutting off clocks to memory upon completion of writing data into memory and information supervising unit to read the data
AU6988494A (en) * 1993-05-28 1994-12-20 Rambus Inc. Method and apparatus for implementing refresh in a synchronous dram system
US5617367A (en) * 1993-09-01 1997-04-01 Micron Technology, Inc. Controlling synchronous serial access to a multiport memory
US5485602A (en) * 1993-12-27 1996-01-16 Motorola, Inc. Integrated circuit having a control signal for identifying coinciding active edges of two clock signals
JPH0856274A (ja) * 1994-06-06 1996-02-27 Ricoh Co Ltd 画像形成装置の通信回路
US5832047A (en) 1994-06-17 1998-11-03 International Business Machines Corporation Self timed interface
US5513377A (en) 1994-06-17 1996-04-30 International Business Machines Corporation Input-output element has self timed interface using a received clock signal to individually phase aligned bits received from a parallel bus
US6192482B1 (en) 1994-06-17 2001-02-20 International Business Machines Corporation Self-timed parallel data bus interface to direct storage devices
US5522088A (en) 1994-06-17 1996-05-28 International Business Machines Corporation Shared channel subsystem has a self timed interface using a received clock signal to individually phase align bits received from a parallel bus
JPH1021684A (ja) 1996-07-05 1998-01-23 Mitsubishi Electric Corp 同期型半導体記憶装置
US5991850A (en) 1996-08-15 1999-11-23 Micron Technology, Inc. Synchronous DRAM modules including multiple clock out signals for increasing processing speed
US5893927A (en) * 1996-09-13 1999-04-13 International Business Machines Corporation Memory device having programmable device width, method of programming, and method of setting device width for memory device
JPH10222464A (ja) * 1997-01-31 1998-08-21 Mitsubishi Electric Corp 同期式直列データ転送装置
US5987576A (en) 1997-02-27 1999-11-16 Hewlett-Packard Company Method and apparatus for generating and distributing clock signals with minimal skew
JPH11213666A (ja) * 1998-01-30 1999-08-06 Mitsubishi Electric Corp 出力回路および同期型半導体記憶装置
US6111807A (en) * 1998-07-17 2000-08-29 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device allowing easy and fast text
US6044032A (en) * 1998-12-03 2000-03-28 Micron Technology, Inc. Addressing scheme for a double data rate SDRAM

Also Published As

Publication number Publication date
KR100627766B1 (ko) 2006-09-25
KR100678546B1 (ko) 2007-02-06
US7203809B2 (en) 2007-04-10
US6088743A (en) 2000-07-11
KR100319020B1 (ko) 2002-04-22
US6598099B2 (en) 2003-07-22
US20010011311A1 (en) 2001-08-02
JPH07210507A (ja) 1995-08-11
US20040039857A1 (en) 2004-02-26
US6247073B1 (en) 2001-06-12
KR100431107B1 (ko) 2004-05-20
US20020194446A1 (en) 2002-12-19
US6643720B2 (en) 2003-11-04
US20050216690A1 (en) 2005-09-29
US20070214337A1 (en) 2007-09-13
US5673398A (en) 1997-09-30
JP3490131B2 (ja) 2004-01-26
US20020199128A1 (en) 2002-12-26
US5978891A (en) 1999-11-02

Similar Documents

Publication Publication Date Title
KR950033856A (ko) 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템
KR960008565A (ko) 제어된 버스트 메모리 액세스 기능을 갖는 데이타 처리기 및 그 방법
KR910017300A (ko) 데이타 통신 인터페이스 및 이의 통신 방법
US4479178A (en) Quadruply time-multiplex information bus
KR100288177B1 (ko) 메모리 액세스 제어 회로
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
KR910006852A (ko) 메모리 제어 시스템 및 방법
Liljeberg et al. Asynchronous interface for locally clocked modules in ULSI systems
KR860003554A (ko) 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터
JPH0222748A (ja) 不揮発生メモリ制御回路
JPS6326753A (ja) メモリ−バス制御方法
JPH09311812A (ja) マイクロコンピュータ
US5325515A (en) Single-component memory controller utilizing asynchronous state machines
US20010005870A1 (en) External bus control system
JP2581144B2 (ja) バス制御装置
SU982089A1 (ru) Оперативное запоминающее устройство на динамических элементах пам ти
JP3743043B2 (ja) メモリ装置
JP2637319B2 (ja) 直接メモリアクセス回路
JP2570271B2 (ja) 半導体メモリ制御装置
JPS6014435B2 (ja) 記憶装置
JPH02211571A (ja) 情報処理装置
JP2000132451A (ja) メモリ制御回路
JPH01212911A (ja) タイミング発生装置
JPS6120295A (ja) アドレス制御用集積回路
JPH047657A (ja) メモリ間データ転送方式

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 14

EXPY Expiration of term