TWI466018B - 降低電腦系統耗能的方法、電腦系統、及控制裝置 - Google Patents

降低電腦系統耗能的方法、電腦系統、及控制裝置 Download PDF

Info

Publication number
TWI466018B
TWI466018B TW097103435A TW97103435A TWI466018B TW I466018 B TWI466018 B TW I466018B TW 097103435 A TW097103435 A TW 097103435A TW 97103435 A TW97103435 A TW 97103435A TW I466018 B TWI466018 B TW I466018B
Authority
TW
Taiwan
Prior art keywords
data transmission
computer system
controller
processing unit
memory
Prior art date
Application number
TW097103435A
Other languages
English (en)
Other versions
TW200910196A (en
Inventor
Pang Shanna
Hui Zhiqiang
Chin Hwaun Wu
Cheng Wei Huang
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW200910196A publication Critical patent/TW200910196A/zh
Application granted granted Critical
Publication of TWI466018B publication Critical patent/TWI466018B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

降低電腦系統耗能的方法、電腦系統、及控制裝置
本發明係有關於降低電腦系統耗能的方法，特別是有關於通過調整中央處理器的工作狀態來降低電腦系統耗能的方法。
目前的電腦系統，會依據其本身的工作狀態而自動更動中央處理器(Central Processing Unit,CPU)之耗能狀態。當系統的工作量減低時，系統會調降中央處理器的耗能狀態，使中央處理器的耗能減少，從而節省能源。減少中央處理器耗能的方法很多，例如降低處理器的工作頻率、降低處理器的工作電壓等等，皆可使處理器的耗能降低。而當系統的工作量增加時，系統會調升中央處理器的耗能狀態，使中央處理器的耗能增加，從而使處理器能處理更多的工作。
舉例來說，「進階組態與電源介面」(Advanced Configuration and Power Interface，ACPI)規格為目前的電腦系統均需符合之規格。於ACPI標準中，中央處理器之耗能狀態被劃分為C0、C1、C2、C3、C4等4個狀態。其中C0為耗能最多的工作(Active)狀態，C1為耗能較少的暫停(Halt)狀態，C2為耗能更少的停止狀態，C3為耗能再減少的睡眠(Sleep)狀態，而C4為耗能最少的深度睡眠(Deep Sleep)狀態。電腦系統必須依據其本身的工作狀態 而自動更動中央處理器之耗能狀態。
第1圖為符合ACPI標準之調整中央處理器之狀態轉換圖。每隔一段時間，電腦之作業系統(Operating System,OS)的程式會持續評估中央處理器之工作狀態，以決定是否調升或調降處理器之耗能狀態。在一個實施例中，是由電腦之基本輸出入系統(Basic Input and Output System,BIOS)的程式來持續評估中央處理器之工作狀態，以決定是否調升或調降處理器之耗能狀態。
外圍裝置一般是經由一控制裝置與中央處理器相連。以通用序列匯流排(Universal Serial Bus,USB)裝置為例，通用序列匯流排裝置係藉由控制裝置連接至中央處理器。控制裝置中包含一USB控制器，處理USB裝置與中央處理器間的資料傳輸。當中央處理器要求與USB裝置進行資料傳輸時，不會直接與USB裝置溝通，而是先將關於該資料傳輸交易之一資料傳輸描述參數(descriptor)儲存於與控制裝置相連之一記憶體中，之後再由USB控制器存取該一資料傳輸描述參數，以得知中央處理器要求哪種方式的資料傳輸。接著USB控制器再依據資料傳輸描述參數處理USB裝置與中央處理器間的資料傳輸。
因此，USB控制器必須每隔一段固定時間對記憶體進行存取，以得知中央處理器是否發出了資料傳輸描述參數而要求新的資料傳輸。並且USB控制器存取資料傳輸描述參數的頻率不能太低，否則會造成資料傳輸的延遲。然而，正由於USB控制器以高頻存取記憶體的動作，使得電腦系 統即使在閒置(idle)狀態，控制裝置還是頻頻動作。因而，造成只要有USB裝置連接至電腦系統，中央處理器便很難進入睡眠狀態或深度睡眠狀態的現象，因此中央處理器的耗能也無法降低。由此可以看出，當有外圍設備與中央處理器相連時，無論是否有進行數據讀取的操作，中央處理器都處于較高的耗能狀態，這對系統耗能的節省是一個很大的缺陷。
有鑑於此，本發明之目的在於提供一種降低一電腦系統耗能的方法，以解決習知技術存在之問題。於一實施例中，當一中央處理器要求與一外圍設備進行資料傳輸時，該中央處理器預先將關於該資料傳輸之一資料傳輸描述參數(descriptor)儲存於一記憶體中，而一外圍設備控制器依據該資料傳輸描述參數處理該中央處理器與該外圍設備間的資料傳輸，該方法包括下列步驟：使該外圍設備控制器依據一存取頻率自該記憶體讀取該資料傳輸描述參數；記錄讀取之該資料傳輸描述參數是否表示該中央處理器要求進行資料傳輸以作為一記錄結果；以及依據該記錄結果來調整該存取頻率，其中該存取頻率為該外圍設備控制器自該記憶體讀取該資料傳輸描述參數的頻率。
本發明更提供一種電腦系統。於一實施例中，該電腦系統包括：一記憶體；一外圍設備；一中央處理器(Central Processing Unit,CPU)，當需要與該外圍設備進行資料傳輸時，預先將關於該資料傳輸之一資料傳輸描述參數 (descriptor)儲存於該記憶體中；以及一外圍設備控制器，耦接至該記憶體、以及該外圍設備，該外圍設備控制器用於依據一存取頻率自該記憶體讀取該資料傳輸描述參數，並記錄讀取之該資料傳輸描述參數是否表示該中央處理器要求進行資料傳輸以作為一記錄結果，以及依據該記錄結果來調整該存取頻率；其中該存取頻率為該外圍設備控制器自該記憶體讀取該資料傳輸描述參數的頻率。
本發明更提供一種控制裝置，設置於一電腦系統，耦接於一中央處理器(Central Processing Unit,CPU)、一記憶體、以及一外圍設備之間，其中當該中央處理器需要與該外圍設備進行資料傳輸時會預先將關於該資料傳輸之一資料傳輸描述參數(descriptor)儲存於該記憶體中，該控制裝置包括：一外圍設備控制器，耦接至該記憶體、以及該外圍設備，該外圍設備控制器用於依據一存取頻率自該記憶體讀取該資料傳輸描述參數，並記錄讀取之該資料傳輸描述參數是否表示該中央處理器要求進行資料傳輸以作為一記錄結果，以及依據該記錄結果來調整該存取頻率；其中該存取頻率為該外圍設備控制器自該記憶體讀取該資料傳輸描述參數的頻率；以及一處理器匯流排控制器，耦接至該中央處理器，控制來往於該中央處理器之資料傳輸。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數較佳實施例，並配合所附圖示，作詳細說明如下：
第2圖為依據本發明之可降低中央處理器之耗能的電腦系統200的區塊圖。電腦系統200包括一中央處理器(Central Processing Unit,CPU)202、一控制裝置204、一記憶體208、以及一外圍設備206。中央處理器202負責處理電腦系統200的運算，運算資料則儲存於記憶體208。控制裝置204耦接於中央處理器202、記憶體208與外圍設備206之間，用以處理三者間的資料交換。外圍設備206經由一外圍設備控制器耦接至控制裝置204。該外圍設備206可以為SATA硬盤、USB設備、NAND閃存、iSCSI虛擬磁盤以及IEEE 1394等。於一實施例中，記憶體208為一動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。
控制裝置204包含一處理器匯流排控制器212、一記憶體匯流排控制器208、一外圍設備控制器216、以及一資料傳輸控制器214。處理器匯流排控制器212耦接至中央處理器202，用以處理來往於中央處理器202之資料傳輸。記憶體匯流排控制器218耦接至記憶體208，用以處理來往於記憶體208之資料傳輸。外圍設備控制器216耦接至外圍設備206，用以處理來往於外圍設備206之資料傳輸。資料傳輸控制器214耦接於處理器匯流排控制器212、記憶體匯流排控制器218、以及外圍設備控制器216之間，用以交換中央處理器202、記憶體208、以及外圍設備206間傳輸之資料。
在一實施例中，電腦系統200尚包括一作業系統(Operating System)程式碼，該作業系統於電腦系統200開機後便自動載入中央處理器202而執行。作業系統可依據控制裝置204之工作情況評估中央處理器202整體之工作狀態。在另一實施例中，電腦系統200尚包括一基本輸出入(Basic Input and Output)程式碼，該基本輸出入系統於電腦系統200開機後便自動載入中央處理器202而執行。基本輸出入系統可依據控制裝置204之工作情況評估中央處理器202整體之工作狀態。於一實施例中，作業系統執行方法100，以調整中央處理器202之耗能。當評估中央處理器202之工作狀態呈下降時，作業系統會降低中央處理器202之耗電量，以節省能源。例如，可調降中央處理器202之工作頻率或工作電壓，以降低中央處理器202之耗電量。當評估中央處理器202之工作量呈上升時，作業系統會提升中央處理器202之耗電量，以使中央處理器202於同一時間處理更多的運算量。例如，可提高中央處理器202之工作頻率或工作電壓，以增加中央處理器202之耗電量。
當中央處理器202欲與外圍設備206間進行資料傳輸時，中央處理器202會預先將關於該資料傳輸之一資料傳輸描述參數(descriptor)230儲存於記憶體208中。於一實施例中，該資料傳輸描述參數230包括以何種方式進行資料傳輸、傳輸數據之長度等等之指示。當資料傳輸描述參數230儲存於記憶體208之後，外圍設備控制器216接 著再存取記憶體208以讀取資料傳輸描述參數230，便將外圍設備206的回應以資料傳輸描述參數230儲存於記憶體208，以讓中央處理器202存取時得知其回應。接著外圍設備控制器216便依據資料傳輸描述參數230的指示執行外圍設備206與中央處理器202間的資料傳輸。
若外圍設備控制器216存取資料傳輸描述參數230的頻率過高時，會導致作業系統誤認中央處理器仍在執行一定程度之工作量，而無法使電腦200進入C3的睡眠狀態或C4的深度睡眠狀態，以節省中央處理器202的耗能。在一實施例中，由於當中央處理器202要求與外圍設備206進行資料傳輸時，所發出不包含資料傳輸指令的空白資料傳輸描述參數230的次數小於一界限值(例如8次)，因此外圍設備控制器216可依據讀取到的空白資料傳輸描述參數230的次數，評估中央處理器202目前是否正與外圍設備206進行資料傳輸。在另一實施例中，外圍設備控制器216根據資料傳輸描述參數230記錄連續接收到空白資料傳輸描述參數的時間，以評估中央處理器202目前是否正與外圍設備206進行資料傳輸。在另一實施例中，外圍設備控制器預先設定一空閒參數為一常數，若接收到空白資料時，將此空閒參數減一，因此由此空閒參數可評估中央處理器202目前是否正與外圍設備206進行資料傳輸。若中央處理器202目前並未與外圍設備206進行資料傳輸，則外圍設備控制器216可降低至記憶體208存取資料傳輸描述參數230的頻率，以讓作業系統使電腦200進入C3的睡 眠狀態或C4的深度睡眠狀態，以節省中央處理器202的耗能。
第3圖為依據本發明降低電腦系統耗能的方法300之流程圖。首先，外圍設備控制器設定一存取頻率為一較高頻率(步驟302)。接著，外圍設備控制器依據該存取頻率自記憶體中讀取中央處理器產生的資料傳輸描述參數(步驟304)。然後，外圍設備控制器解碼該資料傳輸描述參數(步驟306)。此時，外圍控制器可依據資料傳輸描述參數之內容記錄中央處理器是否要求與該外圍設備進行資料傳輸(步驟308)。然後依據該記錄結果可以判定在一界限值內是否進行資料傳輸(步驟310)。若在此界限值內有進行資料傳輸，在步驟312，外圍設備控制器依據該資料傳輸描述參數進行資料傳輸。之後，外圍設備控制器會再次於步驟302中設定存取頻率為該較高頻率。若在此界限值內未進行進行中央處理器與外圍設備設備間的資料傳輸，則外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率(步驟314)。在一個實施例中，每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，外圍設備控制器將一閒置次數加一，並且當該閒置次數達到一預先設定的界限值時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率，並將該閒置次數清除為零。在另一個實施例中，每當讀取之該資料傳輸描述參數未要求進行資料傳輸時， 外圍設備控制器記錄未進行資料傳輸的時間，並且當該時間值達到一預先設定的界限值時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率，並將該時間值清除為零。
在另一實施例中，外圍設備控制器預先設定一空閒參數為一常量，每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，外圍設備控制器將該空閒參數減一，並且當該空閒參數達到一預先設定的界限值時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率，並將該空閒參數重新設定為該常量。因此，當外圍設備控制器再於步驟304中至記憶體讀取資料傳輸描述參數時，便是以該較低頻率存取記憶體。由於降低外圍設備控制器至記憶體存取資料傳輸描述參數的頻率可讓作業系統使電腦進入C3的睡眠狀態或C4的深度睡眠狀態，因此可節省中央處理器的耗能。
以通用序列匯流排(Universal Serial Bus,USB)與中央處理器間的資料傳輸為例。第4圖為一依據本發明降低電腦系統200耗能的方法400的具體實施例之流程圖。USB控制器依據方法400調整至記憶體存取資料傳輸描述參數的頻率。首先，USB控制器設定一存取頻率為一較高頻率 (步驟402)。接著，USB控制器依據該存取頻率自記憶體中讀取中央處理器產生的資料傳輸描述參數(步驟404)。接著，USB控制器解碼該資料傳輸描述參數(步驟406)。此時，USB控制器可依據資料傳輸描述參數之內容得知中央處理器是否要求與USB設備進行資料傳輸(步驟408)。
若資料傳輸描述參數係指示USB控制器進行中央處理器與USB設備間的資料傳輸，則資料傳輸描述參數非一空白資料傳輸描述參數。因此，USB控制器依據該資料傳輸描述參數進行資料傳輸(步驟410)，並清除一閒置次數為零(步驟412)。之後，USB控制器會再次於步驟402中設定存取頻率為該較高頻率。若資料傳輸描述參數未指示USB控制器進行中央處理器與USB設備間的資料傳輸，則資料傳輸描述參數為一空白資料傳輸描述參數。因此，USB控制器直接將該閒置次數加一(步驟414)。
此時，由於閒置次數反映了空白資料傳輸描述參數的連續次數，因此USB控制器可依據閒置次數評估中央處理器目前是否正與USB設備進行資料傳輸，進而調整至記憶體存取資料傳輸描述參數的頻率。若閒置次數大於一預定界限值(步驟416)，則中央處理器目前並未與USB設備進行資料傳輸，則USB控制器可降低存取頻率至低於正常頻率之一較低頻率(步驟418)。因此，當USB控制器再於步驟404中至記憶體讀取資料傳輸描述參數時，便是以該較低頻率存取記憶體。由於降低USB控制器至記憶體存取資料傳輸描述參數的頻率可讓作業系統使電腦進入C3的睡 眠狀態或C4的深度睡眠狀態，因此可節省中央處理器的耗能。
因此，本發明可避免控制裝置以高頻存取記憶體的動作。當電腦系統在閒置(idle)狀態，控制裝置會降低至記憶體存取資料傳輸描述參數的頻率，不會如習知技術中頻頻動作，而妨礙中央處理器進入睡眠狀態或深度睡眠狀態。因而，即使有外圍設備連接至電腦系統，中央處理器仍可順利進入睡眠狀態或深度睡眠狀態，而降低中央處理器的耗能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技術者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧電腦系統
202‧‧‧中央處理器
204‧‧‧控制裝置
206‧‧‧外圍設備
208‧‧‧記憶體
212‧‧‧處理器匯流排控制器
214‧‧‧資料傳輸控制器
216‧‧‧外圍設備控制器
218‧‧‧記憶體匯流排控制器
第1圖為符合ACPI標準之調整中央處理器之狀態轉換圖；第2圖為依據本發明之可降低中央處理器之耗能的電腦系統的區塊圖；以及第3圖為依據本發明降低電腦系統耗能的方法之流程圖。
第4圖為依據本發明降低電腦系統耗能的方法的一具體實施例之流程圖。

Claims (36)

  1. 一種降低一電腦系統耗能的方法，其中當一中央處理器要求與一外圍設備進行資料傳輸時，該中央處理器預先將關於該資料傳輸之一資料傳輸描述參數(descriptor)儲存於一記憶體中，而一外圍設備控制器依據該資料傳輸描述參數處理該中央處理器與該外圍設備間的資料傳輸，該方法包括下列步驟：使該外圍設備控制器依據一存取頻率自該記憶體讀取該資料傳輸描述參數；記錄讀取之該資料傳輸描述參數是否表示該中央處理器要求進行資料傳輸以作為一記錄結果；以及依據該記錄結果判定未要求進行資料傳輸的該資料傳輸描述參數之數量達到一閾值，則降低該存取頻率，其中該存取頻率為該外圍設備控制器自該記憶體讀取該資料傳輸描述參數的頻率。
  2. 如申請專利範圍第1項所述之降低一電腦系統耗能的方法，其中該電腦系統包括該中央處理器、該外圍設備、該外圍設備控制器、以及該記憶體。
  3. 如申請專利範圍第1項所述之降低一電腦系統耗能的方法，其中該記錄步驟包括：每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，將一閒置次數加一；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，將該閒置次數清除為零。
  4. 如申請專利範圍第3項所述之降低一電腦系統耗能的方法，其中該存取頻率之降低步驟包括：當進行資料傳輸時，設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，降低該存取頻率為低於該正常頻率之一較低頻率，其中，該界限值為該閒置次數的一界限值。
  5. 如申請專利範圍第1項所述之降低一電腦系統耗能的方法，其中該記錄步驟包括：記錄讀取之該資料傳輸描述參數未要求進行資料傳輸的一時間值。
  6. 如申請專利範圍第5項所述之降低一電腦系統耗能的方法，其中該存取頻率之降低步驟包括：當進行資料傳輸時，設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，降低該存取頻率為低於該正常頻率之一較低頻率，其中，該界限值為該時間值的一界限值。
  7. 如申請專利範圍第1項所述之降低一電腦系統耗能的方法，其中該記錄步驟包括：預先設定一空閒參數為一常量，每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，將該空閒參數減一；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，將該空閒參數重新設定為該常量。
  8. 如申請專利範圍第7項所述之降低一電腦系統耗能的方法，其中該存取頻率之降低步驟包括：當進行資料傳輸時，設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，降低該存取頻率為低於該正常頻率之一較低頻率，其中，該界限值為該空閒參數的一界限值。
  9. 如申請專利範圍第1項所述之降低一電腦系統耗能的方法，其中該方法更包括下列步驟：評估該電腦系統之工作狀態；當該電腦系統之工作狀態下降時，降低該中央處理器之耗電量；以及當該電腦系統之工作狀態上升時，提升該中央處理器之耗電量。
  10. 如申請專利範圍第1項所述之降低一電腦系統耗能的方法，其中該外圍設備種類包括SATA硬盤、USB設備、NAND閃存、iSCSI虛擬磁盤以及IEEE 1394。
  11. 如申請專利範圍第1項所述之降低一電腦系統耗能的方法，其中該記憶體為一動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。
  12. 一種電腦系統，包括：一記憶體；一外圍設備；一中央處理器(Central Processing Unit,CPU)，當 需要與該外圍設備進行資料傳輸時，預先將關於該資料傳輸之一資料傳輸描述參數(descriptor)儲存於該記憶體中；以及一外圍設備控制器，耦接至該記憶體、以及該外圍設備，該外圍設備控制器用於依據一存取頻率自該記憶體讀取該資料傳輸描述參數，並記錄讀取之該資料傳輸描述參數是否表示該中央處理器要求進行資料傳輸以作為一記錄結果，以及依據該記錄結果判定未要求進行資料傳輸的該資料傳輸描述參數之數量達到一閾值，則降低該存取頻率；其中該存取頻率為該外圍設備控制器自該記憶體讀取該資料傳輸描述參數的頻率。
  13. 如申請專利範圍第12項所述之電腦系統，其中每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，該外圍設備控制器將一閒置次數加一；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，該外圍設備控制器將該閒置次數清除為零。
  14. 如申請專利範圍第13項所述之電腦系統，其中，當進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率，其中該界限值為該閒置次數的一界限值。
  15. 如申請專利範圍第12項所述之電腦系統，其中每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，該 外圍設備控制器記錄未進行資料傳輸的一時間值。
  16. 如申請專利範圍第15項所述之電腦系統，其中，當進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率，其中該界限值為該時間值的一界限值。
  17. 如申請專利範圍第12項所述之電腦系統，其中該外圍設備控制器預先設定一空閒參數為一常量，每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，該外圍設備控制器將該空閒參數減一；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，該外圍設備控制器將該空閒參數重新設定為該常量。
  18. 如申請專利範圍第17項所述之電腦系統，其中，當進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率，其中該界限值為該空閒參數的一界限值。
  19. 如申請專利範圍第12項所述之電腦系統，其中，當進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率。
  20. 如申請專利範圍第12項所述之電腦系統，其中該電腦系統包括一作業系統(operating system，OS)，該作業系統評估該中央處理器之工作狀態，當中央處理器之工作狀態下降時降低該中央處理器之耗電量，而當該中央處理器之工作狀態上升時提升該中央處理器之耗電量。
  21. 如申請專利範圍第12項所述之電腦系統，其中該電腦系統包括一基本輸出入系統(Basic Input Output System,BIOS)，該基本輸出入系統評估該電腦系統之工作狀態，當該電腦系統之工作狀態下降時降低該中央處理器之耗電量，而當該電腦系統之工作狀態上升時提升該中央處理器之耗電量。
  22. 如申請專利範圍第12項所述之電腦系統，還包括：一中央處理器匯流排控制器，耦接至該中央處理器，控制來往於該中央處理器之資料傳輸；一記憶體匯流排控制器，耦接至該記憶體，控制來往於該記憶體之資料傳輸；以及一資料傳輸控制器，耦接至該中央處理器匯流排控制器、該記憶體匯流排控制器、以及該外圍設備控制器，交換該中央處理器、該記憶體、以及該外圍設備間傳輸之資料。
  23. 如申請專利範圍第12項所述之電腦系統，其中該外圍設備種類包括SATA硬盤、USB設備、NAND閃存、iSCSI虛擬磁盤以及IEEE 1394。
  24. 如申請專利範圍第12項所述之電腦系統，其中其中該記憶體為一動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。
  25. 一種控制裝置，設置於一電腦系統，耦接於一中央處理器(Central Processing Unit,CPU)、一記憶體、以及一外圍設備之間，其中當該中央處理器需要與該外圍設備進行資料傳輸時會預先將關於該資料傳輸之一資料傳輸描述參數(descriptor)儲存於該記憶體中，該控制裝置包括：一外圍設備控制器，耦接至該記憶體、以及該外圍設備，該外圍設備控制器用於依據一存取頻率自該記憶體讀取該資料傳輸描述參數，並記錄讀取之該資料傳輸描述參數是否表示該中央處理器要求進行資料傳輸以作為一記錄結果，以及依據該記錄結果判定未要求進行資料傳輸的該資料傳輸描述參數之數量達到一閾值，則降低該存取頻率；其中該存取頻率為該外圍設備控制器自該記憶體讀取該資料傳輸描述參數的頻率；以及一處理器匯流排控制器，耦接至該中央處理器，控制來往於該中央處理器之資料傳輸。
  26. 如申請專利範圍第25項所述之控制裝置，更包括：一記憶體匯流排控制器，耦接至該記憶體，控制來往於該記憶體之資料傳輸；以及一資料傳輸控制器，耦接至該中央處理器匯流排控制 器、該記憶體匯流排控制器、以及該外圍設備控制器，交換該中央處理器、該記憶體、以及該外圍設備間傳輸之資料。
  27. 如申請專利範圍第25項所述之控制裝置，其中每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，該外圍設備控制器將一閒置次數加一；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，該外圍設備控制器將該閒置次數清除為零。
  28. 如申請專利範圍第27項所述之控制裝置，其中，當進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率，其中該界限值為該閒置次數的一界限值。
  29. 如申請專利範圍第25項所述之控制裝置，其中每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，該外圍設備控制器記錄未進行資料傳輸的一時間值。
  30. 如申請專利範圍第29項所述之控制裝置，其中，當進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率，其中該界限值為該時間值的一界限值。
  31. 如申請專利範圍第25項所述之控制裝置，其中該 外圍設備控制器預先設定一空閒參數為一常量，每當讀取之該資料傳輸描述參數未要求進行資料傳輸時，該外圍設備控制器將該空閒參數減一；每當讀取之該資料傳輸描述參數要求進行資料傳輸時，該外圍設備控制器將該空閒參數重新設定為該常量。
  32. 如申請專利範圍第31項所述之控制裝置，其中，當進行資料傳輸時，該外圍設備控制器設定該存取頻率為一正常頻率；以及當由該記錄結果判定在一界限值內未進行資料傳輸時，該外圍設備控制器降低該存取頻率為低於該正常頻率之一較低頻率，其中該界限值為該空閒參數的一界限值。
  33. 如申請專利範圍第25項所述之控制裝置，其中該電腦系統包括一作業系統(operating system，OS)，該作業系統評估該中央處理器之工作狀態，當中央處理器之工作狀態下降時降低該中央處理器之耗電量，而當該中央處理器之工作狀態上升時提升該中央處理器之耗電量。
  34. 如申請專利範圍第25項所述之控制裝置，其中該電腦系統包括一基本輸出入系統(Basic Input Output System,BIOS)，該基本輸出入系統評估該電腦系統之工作狀態，當該電腦系統之工作狀態下降時降低該中央處理器之耗電量，而當該電腦系統之工作狀態上升時提升該中央處理器之耗電量。
  35. 如申請專利範圍第25項所述之控制裝置，其中該外圍設備種類包括SATA硬盤、USB設備、NAND閃存、iSCSI 虛擬磁盤以及IEEE 1394。
  36. 如申請專利範圍第25項所述之控制裝置，其中該記憶體為一動態隨機存取記憶體(Dynamic Random Access Memeory,DRAM)。
TW097103435A 2007-08-24 2008-01-30 降低電腦系統耗能的方法、電腦系統、及控制裝置 TWI466018B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US95771507P 2007-08-24 2007-08-24

Publications (2)

Publication Number Publication Date
TW200910196A TW200910196A (en) 2009-03-01
TWI466018B true TWI466018B (zh) 2014-12-21

Family

ID=39932959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097103435A TWI466018B (zh) 2007-08-24 2008-01-30 降低電腦系統耗能的方法、電腦系統、及控制裝置

Country Status (3)

Country Link
US (1) US9128711B2 (zh)
CN (1) CN101241391B (zh)
TW (1) TWI466018B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100250799A1 (en) 2009-03-24 2010-09-30 Kabushiki Kaisha Toshiba Information processing apparatus and power supply controlling method
TWI477974B (zh) 2013-09-02 2015-03-21 Via Tech Inc 電子裝置及降低電子裝置功耗之方法
CN104714923B (zh) * 2013-12-17 2018-04-20 华为技术有限公司 一种实现设备共享的方法和装置
KR102086719B1 (ko) 2014-03-11 2020-03-09 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
JP6415253B2 (ja) * 2014-11-10 2018-10-31 キヤノン株式会社 画像形成システム、該システムにおける画像形成装置の制御方法、及びプログラム
CN112131175B (zh) * 2020-08-28 2022-06-17 山东云海国创云计算装备产业创新中心有限公司 一种SoC芯片、功耗控制方法及可读存储介质
CN112363961A (zh) * 2020-11-16 2021-02-12 深圳市联新移动医疗科技有限公司 消息读取方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011311A1 (en) * 1994-01-21 2001-08-02 Hitachi, Ltd. Data transfer control method, and peripheral circuit, data processor and data processing system for the method
US20030058852A1 (en) * 2001-09-24 2003-03-27 Luhmann Patrick J. Apparatus and method for just-in-time transfer of transmit commands to a network interface
US20030177297A1 (en) * 2002-03-13 2003-09-18 Hesse Siegfried Kay USB host controller
US20040123169A1 (en) * 2002-12-18 2004-06-24 International Business Machines Corporation Power aware adaptive polling
US20050078696A1 (en) * 2003-10-14 2005-04-14 Broadcom Corporation Descriptor write back delay mechanism to improve performance
US20060123180A1 (en) * 2004-12-02 2006-06-08 Derr Michael N USB schedule prefetcher for low power

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6742076B2 (en) * 2000-01-03 2004-05-25 Transdimension, Inc. USB host controller for systems employing batched data transfer
US7093118B2 (en) * 2001-06-27 2006-08-15 Intel Corporation System and method for external bus device support
US6898751B2 (en) * 2002-07-31 2005-05-24 Transdimension, Inc. Method and system for optimizing polling in systems using negative acknowledgement protocols
DE102004046822A1 (de) * 2004-09-27 2006-03-30 Infineon Technologies Ag Verfahren zum Übertragen von Daten zwischen einem Speicher und mehreren peripheren Einheiten mit Hilfe einer Direct Memory Access-Steuerung sowie entsprechende Direct Memory Access-Steuervorrichtung
US8069294B2 (en) * 2006-03-30 2011-11-29 Intel Corporation Power-optimized frame synchronization for multiple USB controllers with non-uniform frame rates
US7490255B2 (en) * 2006-06-30 2009-02-10 Intel Corporation Power efficient flow control model for USB asynchronous transfers
US7689849B2 (en) * 2006-08-28 2010-03-30 Ati Technologies Ulc Reduction of power consumption by throttling processor requests
US7620833B2 (en) * 2006-12-04 2009-11-17 Intel Corporation Power saving for isochronous data streams in a computer system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011311A1 (en) * 1994-01-21 2001-08-02 Hitachi, Ltd. Data transfer control method, and peripheral circuit, data processor and data processing system for the method
US20030058852A1 (en) * 2001-09-24 2003-03-27 Luhmann Patrick J. Apparatus and method for just-in-time transfer of transmit commands to a network interface
US20030177297A1 (en) * 2002-03-13 2003-09-18 Hesse Siegfried Kay USB host controller
US20040123169A1 (en) * 2002-12-18 2004-06-24 International Business Machines Corporation Power aware adaptive polling
US20050078696A1 (en) * 2003-10-14 2005-04-14 Broadcom Corporation Descriptor write back delay mechanism to improve performance
US20060123180A1 (en) * 2004-12-02 2006-06-08 Derr Michael N USB schedule prefetcher for low power

Also Published As

Publication number Publication date
US20090055669A1 (en) 2009-02-26
CN101241391A (zh) 2008-08-13
TW200910196A (en) 2009-03-01
CN101241391B (zh) 2011-03-16
US9128711B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
TWI466018B (zh) 降低電腦系統耗能的方法、電腦系統、及控制裝置
USRE47658E1 (en) Heat dissipation system for computers
US9740645B2 (en) Reducing latency in a peripheral component interconnect express link
CN108292195B (zh) 用于管理固态驱动器的操作特性的技术
US9405356B1 (en) Temperature compensation in data storage device
US9047068B2 (en) Information handling system storage device management information access
US20030226049A1 (en) Clock control method, and apparatus and medium therefor
CN101872288A (zh) 固态硬盘驱动器以及操作频率控制方法
US20110047316A1 (en) Solid state memory device power optimization
KR20130049201A (ko) 저장 드라이브 관리
EP3633515B1 (en) Memory allocation method, apparatus, electronic device, and computer storage medium
US9377844B2 (en) Memory refresh rate throttling for saving idle power
US10671141B2 (en) Storage device and method of controlling link state thereof
EP4064003A1 (en) Power adjustment method and apparatus for processor
CN111580639A (zh) Ssd自适应负载时钟的调节方法、装置和计算机设备
CN108205478B (zh) 智能序列式小型计算机系统接口物理层功率管理
US20230004303A1 (en) Storage device and method of data management on a storage device
US20130111239A1 (en) Memory refresh rate throttling for saving idle power
TWM520669U (zh) 儲存裝置
JP2004164530A (ja) ポータブルコンピュータのオペレーションシステムによる電池状態読み取り方法
TW201621544A (zh) 電腦裝置及其電源管理方法
CN112306804B (zh) 一种处理方法及处理装置
US8417985B2 (en) Adjusting system clock to faster speed upon receiving mass storage command and back to lower speed upon completion of all commands
WO2024093491A9 (zh) 一种性能调控方法及电子设备
TWI708250B (zh) 控制閃存卡存取的電腦程式產品及方法及裝置