JPH0283762A - システムクロック制御装置 - Google Patents
システムクロック制御装置Info
- Publication number
- JPH0283762A JPH0283762A JP63234922A JP23492288A JPH0283762A JP H0283762 A JPH0283762 A JP H0283762A JP 63234922 A JP63234922 A JP 63234922A JP 23492288 A JP23492288 A JP 23492288A JP H0283762 A JPH0283762 A JP H0283762A
- Authority
- JP
- Japan
- Prior art keywords
- external device
- system clock
- access time
- external
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、外部からのレディ制御機能を有していない制
御装置に使用するシステムクロック制御装置に関する。
御装置に使用するシステムクロック制御装置に関する。
（従来の技術）
第２図に、従来のレディ制御機能を有していない制御装
置を利用した装置の基本構成を示している。第２図にお
いて、２１は制御装置、２２は制御装置２１にシステム
クロックを供給する発振器、２３は■／○、２４は記憶
素子である。
置を利用した装置の基本構成を示している。第２図にお
いて、２１は制御装置、２２は制御装置２１にシステム
クロックを供給する発振器、２３は■／○、２４は記憶
素子である。
従来、この種の装置におけるシステムクロックの周波数
は、Ｉｌｏ、記憶素子のうちアクセス時間が一番長い外
部装置を満足できるように決定していた。
は、Ｉｌｏ、記憶素子のうちアクセス時間が一番長い外
部装置を満足できるように決定していた。
（発明が解決しようとする課題）
しかしながら、上記従来の装置では、システムクロック
の周波数をアクセス時間の一番長い外部装置が満足でき
るように設定しているため、アクセス時間の短い外部装
置に対しても必要以上のアクセス時間がかかってしまう
という問題があった。
の周波数をアクセス時間の一番長い外部装置が満足でき
るように設定しているため、アクセス時間の短い外部装
置に対しても必要以上のアクセス時間がかかってしまう
という問題があった。
本発明はかかる点に鑑みてなされたものであり、簡易で
効率のよい方法でシステムクロックを制御し、より優れ
た処理速度をもつ装置を提供することを目的とするもの
である。
効率のよい方法でシステムクロックを制御し、より優れ
た処理速度をもつ装置を提供することを目的とするもの
である。
（課題を解決するための手段）
本発明は上記目的を達成するために、外部装置の状態に
関する情報を受け、その情報をもとに外部装置の状態を
判断する機能とクロックを強制的に低レベルあるいは高
レベルに固定することのできる機能を有する回路を設け
、外部装置の状態に応じて制御装置に与えるシステムク
ロックを変化させ、それぞれの外部装置に対してアクセ
ス時間を満足できるようにシステムクロックを制御する
ようにしたものである。
関する情報を受け、その情報をもとに外部装置の状態を
判断する機能とクロックを強制的に低レベルあるいは高
レベルに固定することのできる機能を有する回路を設け
、外部装置の状態に応じて制御装置に与えるシステムク
ロックを変化させ、それぞれの外部装置に対してアクセ
ス時間を満足できるようにシステムクロックを制御する
ようにしたものである。
（作 用）
したがって、本発明によれば、上記のような外部装置の
状態を判断する機能とクロック制御の機能を有する回路
を設け、制御装置がアクセスしようとしている外部装置
の状態を管理し、その管理情報をもとにアクセス時間の
速い外部装置へのアクセスに関しては必要以上の時間が
かからないように、また、アクセス時間の遅い外部装置
に対しては必要最小限のアクセス時間を満足できるよう
に、システムクロックの周波数を適切に制御することが
できる。
状態を判断する機能とクロック制御の機能を有する回路
を設け、制御装置がアクセスしようとしている外部装置
の状態を管理し、その管理情報をもとにアクセス時間の
速い外部装置へのアクセスに関しては必要以上の時間が
かからないように、また、アクセス時間の遅い外部装置
に対しては必要最小限のアクセス時間を満足できるよう
に、システムクロックの周波数を適切に制御することが
できる。
この２つの機能を併用することにより、外部装置に対す
るアクセス時間を外部装置ごとに変化させることかでき
、外部からのレディ機能を有していない制御装置であっ
ても、効率のよい処理を行なうことができ、制御装置の
処理速度向上に関して極めて有効な効果をもたらす。
るアクセス時間を外部装置ごとに変化させることかでき
、外部からのレディ機能を有していない制御装置であっ
ても、効率のよい処理を行なうことができ、制御装置の
処理速度向上に関して極めて有効な効果をもたらす。
（実施例）
以下、本発明の実施例について説明する。
第１図は、本発明の一実施例の基本構成を示すものであ
る。第１図において、１１は制御装置、１２は発振器、
１３は■／○、１４は記憶素子、１５は外部装置状態判
断部、１６はクロック制御部である。
る。第１図において、１１は制御装置、１２は発振器、
１３は■／○、１４は記憶素子、１５は外部装置状態判
断部、１６はクロック制御部である。
次に、」１記実施例の動作について説明する。上記実施
例において、制御装置１１が■１０１３．記憶素子１４
などの外部装置をアクセスすると、アクセスの対象とな
っている外部装置から外部装置状態判断部１５に必要な
情報が供給される。外部装置からの情報を受は取った外
部装置状態判断部１５は、その情報をもとにその外部装
置へのアクセスに必要なタロツク制御用の信号を作成し
、クロック制御部】６に知らせる。クロック制御部１６
は、この信号をもとにクロックを強制的に低レベルある
いは高レベルに固定することにより、制御部［１１に与
えるシステムクロックの周波数を制御することができる
。
例において、制御装置１１が■１０１３．記憶素子１４
などの外部装置をアクセスすると、アクセスの対象とな
っている外部装置から外部装置状態判断部１５に必要な
情報が供給される。外部装置からの情報を受は取った外
部装置状態判断部１５は、その情報をもとにその外部装
置へのアクセスに必要なタロツク制御用の信号を作成し
、クロック制御部】６に知らせる。クロック制御部１６
は、この信号をもとにクロックを強制的に低レベルある
いは高レベルに固定することにより、制御部［１１に与
えるシステムクロックの周波数を制御することができる
。
このように、上記実施例によれば、外部装置の状態に応
じて制御装置１１に与えるシステムクロックを制御する
ことが可能となり、外部からのレディ機能を有していな
い制御装置であっても、それにつながる外部装置に見合
ったアクセス時間でアクセスすることができ、装置全体
の処理速度を向上させるという効果を有する。
じて制御装置１１に与えるシステムクロックを制御する
ことが可能となり、外部からのレディ機能を有していな
い制御装置であっても、それにつながる外部装置に見合
ったアクセス時間でアクセスすることができ、装置全体
の処理速度を向上させるという効果を有する。
（発明の効果）
本発明は、上記実施例より明らかなように、制御装置に
与えるシステムクロックを制御することにより、外部か
らレディ機能を使用して制御装置を制御した場合と同様
の機能を持たせることになり、制御装置の処理速度を最
大限に引き出すことができる。
与えるシステムクロックを制御することにより、外部か
らレディ機能を使用して制御装置を制御した場合と同様
の機能を持たせることになり、制御装置の処理速度を最
大限に引き出すことができる。
第１−図は本発明の一実施例におけるクロック制御機能
を有する装置の基本構成図、第２図は従来の装置の基本
構成図である。 １１、２１・・・制御装置、 １２．２２・・・発振器
、１３、２３・・・Ｉｌｏ、 １４．２４・・・記憶素
子、１５・・・外部装置状態判断部、 １６・・・クロ
ック制御部。 特許出願人 松下電器産業株式会社
を有する装置の基本構成図、第２図は従来の装置の基本
構成図である。 １１、２１・・・制御装置、 １２．２２・・・発振器
、１３、２３・・・Ｉｌｏ、 １４．２４・・・記憶素
子、１５・・・外部装置状態判断部、 １６・・・クロ
ック制御部。 特許出願人 松下電器産業株式会社
Claims (1)
- 外部からのレディ制御機能を有していない制御装置につ
ながるＩ／Ｏ、記憶素子等の外部装置のアクセス時間、
競合等の状態を判断する外部装置状態判断部と、この外
部装置状態判断部からの出力信号に基づいて前記制御装
置に与えるシステムクロックの周波数を制御するクロッ
ク制御部を設け、それぞれの外部装置に応じてアクセス
時間を変えるようにしたシステムクロック制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234922A JPH0283762A (ja) | 1988-09-21 | 1988-09-21 | システムクロック制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234922A JPH0283762A (ja) | 1988-09-21 | 1988-09-21 | システムクロック制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283762A true JPH0283762A (ja) | 1990-03-23 |
Family
ID=16978386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63234922A Pending JPH0283762A (ja) | 1988-09-21 | 1988-09-21 | システムクロック制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283762A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6598099B2 (en) | 1994-01-21 | 2003-07-22 | Hitachi, Ltd. | Data transfer control method, and peripheral circuit, data processor and data processing system for the method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5464941A (en) * | 1977-11-01 | 1979-05-25 | Fuji Electric Co Ltd | Weight generator circuit |
| JPS55110324A (en) * | 1979-02-16 | 1980-08-25 | Nec Corp | Unit control circuit |
| JPS63311553A (ja) * | 1987-06-15 | 1988-12-20 | Mitsubishi Electric Corp | 同期制御方式のマイクロプロセツサ周辺回路 |
| JPS6468870A (en) * | 1987-09-10 | 1989-03-14 | Seiko Epson Corp | Wait circuit |
-
1988
- 1988-09-21 JP JP63234922A patent/JPH0283762A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5464941A (en) * | 1977-11-01 | 1979-05-25 | Fuji Electric Co Ltd | Weight generator circuit |
| JPS55110324A (en) * | 1979-02-16 | 1980-08-25 | Nec Corp | Unit control circuit |
| JPS63311553A (ja) * | 1987-06-15 | 1988-12-20 | Mitsubishi Electric Corp | 同期制御方式のマイクロプロセツサ周辺回路 |
| JPS6468870A (en) * | 1987-09-10 | 1989-03-14 | Seiko Epson Corp | Wait circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6598099B2 (en) | 1994-01-21 | 2003-07-22 | Hitachi, Ltd. | Data transfer control method, and peripheral circuit, data processor and data processing system for the method |
| US6643720B2 (en) | 1994-01-21 | 2003-11-04 | Hitachi, Ltd. | Data transfer control method, and peripheral circuit, data processor and data processing system for the method |
| US7203809B2 (en) | 1994-01-21 | 2007-04-10 | Renesas Technology Corp. | Data transfer control method, and peripheral circuit, data processor and processing system for the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809517A (en) | Detachable memory apparatus capable of varying number of wait states for access based on stored timing information | |
| EP0164735A3 (en) | A microprocessor having a dynamic memory refresh circuit | |
| JPH0283762A (ja) | システムクロック制御装置 | |
| EP0499178A1 (en) | System clock switching mechanism for microprocessor | |
| US20030046600A1 (en) | Processor | |
| ATE214171T1 (de) | Steuerung von speicherzugriffsoperationen | |
| JPH01260690A (ja) | メモリアクセス制御方式 | |
| US5852354A (en) | Multiplexing rate generator/counter circuit for controlling stepper motors | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPS6055916B2 (ja) | タイミング回路 | |
| JP3062513B2 (ja) | マイクロプロセッサ | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH0247743A (ja) | マイクロコンピュータ | |
| JPS60159956A (ja) | インタ−フエイス制御装置 | |
| JP2870812B2 (ja) | 並列処理プロセッサ | |
| JPS5922148A (ja) | 診断方式 | |
| JPH0282340A (ja) | マイクロプロセッサ制御装置 | |
| JPH02284245A (ja) | キャッシュメモリ制御方式 | |
| JPH0546463A (ja) | 情報処理装置及びリードオンリーメモリ | |
| JPH0267655A (ja) | メモリ制御回路 | |
| JPH01114955A (ja) | メモリ保護方式 | |
| JPH03113649A (ja) | 書込みデータ転送装置 | |
| JPH01265351A (ja) | Ｍｐｕシステム | |
| JPH0635696A (ja) | 制御装置 | |
| JPS58107930A (ja) | クロツク制御方式 |