KR940004440A - 데이타처리장치 - Google Patents

데이타처리장치 Download PDF

Info

Publication number
KR940004440A
KR940004440A KR1019930014080A KR930014080A KR940004440A KR 940004440 A KR940004440 A KR 940004440A KR 1019930014080 A KR1019930014080 A KR 1019930014080A KR 930014080 A KR930014080 A KR 930014080A KR 940004440 A KR940004440 A KR 940004440A
Authority
KR
South Korea
Prior art keywords
processing apparatus
data processing
data
divided
holding means
Prior art date
Application number
KR1019930014080A
Other languages
English (en)
Other versions
KR100277805B1 (ko
Inventor
나오끼 미쯔이시
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR940004440A publication Critical patent/KR940004440A/ko
Application granted granted Critical
Publication of KR100277805B1 publication Critical patent/KR100277805B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

데이타처리장치에 관한 것으로써, 하위 CPU와의 상위 호환을 실현하여 연속적으로 사용할수 있는 어드레스공간을 상대적으로 확장할수 있는 CPU를 제공하기 위해, 데이타정보의 유지에는 2분할해서 이용할수 있고, 하위 CPU의 어드레스비트수 이상의 비트수로 어드레스로써도 이용할수 있는 레지스터구성을 채용하고, 데이타정보의 바이트/워드사이즈는 연산코드의 사이즈비트로 지정하고, 긴워드사이즈의 데이타정보의 이용은 접두코드 또는 하위 CPU와 같은 비트수의 세로 추가한 연산코드로 지정하고, 바이트사이즈의 데이타정보에 대해 이용하는 바이트사이즈 레지스터의 상위/하위는 레지스터지정필드의 소정의 1비트로 지정하며, 워드사이즈의 데이타정보에 대해서는 그 소정의 1비트로 워드사이즈레지스터의 상위/하위를 지정한다.
이러한 장치를 이용하는 것에 의해 상위 및 하위레벨에서의 프로그램의 호환이 가능하게 된다.

Description

데이타처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 관한 싱글칩 마이크로컴퓨터의 블럭도,
제2도는 하위 CPU의 레지스터구성예의 설명도,
제3도는 제2도의 CPU의 범용레지스터의 데이타구성을 도시한 설명도,
제4도는 본 발명에 관한 데이타처리장치의 1실시예인 CPU의 레지스터구성 설명도.

Claims (9)

  1. 명령을 소정의 순서에 따라서 실행하는 데이타처리장치에 있어서, 데이타정보의 유지에는 전체 또는 2등분할한 영역을 이용할수 있으며, 또한 2등분할된 상기 한쪽의 비트수보다도 많은 비트수로써 어드레스정보의 유지에도 이용할 수 있는 데이타유지수단을 갖고, 2등분할한 상기 한쪽의 비트수에 해당하는 데이타유지수단을 갖는다른 데이타처리장치의 연산코드와 같은 비트수의 연산코드로써 상기 다른 데이타처리장치의 명령실행기능을 포함한후에 상기 데이타 유지수단의 전체를 이용하는 명령을 실행하는 명령 실행수단을 구비해서 이루어지는 데이타처리장치.
  2. 명령을 소정의 순서에 따라서 실행하는 데이타처리장치에 있어서, 데이타정보의 유지에는 전체 또는 2등분할한 영역을 이용할수 있으며, 또한 2등분할된 상기 한쪽의 비트수보다도 많은 비트수로써 어드레스정보의 유지에도 이용할 수 있는 데이타유지수단을 갖고, 2등분할한 상기 한쪽의 비트수에 해당하는 데이타유지수단을 갖는 다른 데이타처리장치의 명령실행기능을 포함하고, 상기 데이타유지수단의 전체의 이용은 처리의 내용을 지정하는 연산코드를 포함하는 명령의 전치코드에 의해서 지정되는 데이타처리장치.
  3. 명령을 소정의 순서에 따라서 실행하는 데이타처리장치에 있어서, 데이타정보의 유지에는 전체 또는 2등분할한 2등분할 영역의 양쪽을 선택적으로 또는 한쪽의 2등분할영역을 또 2등분할한 4등분영역의 한쪽을 선택적으로 이용할수 있으며, 또한 상기 2등분할영역의 비트수보다도 많은 비트수로써 어드레스정보의 유지에도 이용할수 있는 데이타유지수단을 여러개 갖고, 상기 4등분할영역을 이용하는가 2등분할영역을 이용하는가는 명령의 연산코드에 포함되는 소정의 1비트에 의해서 지정되고, 어떤 4등분할영역을 이용하는가 어떤 2등분할영역을 이용하는 가는 명령의 오퍼랜드지정필드에 포함되는 소정의 1비트에 의해서 지정되고, 상기 2등분할영역의 비트수에 해당하는 데이타유지수단을 갖는 다른 데이타장치의 명령실행기능을 포함하며, 상기 데이타유지수단의 전체의 이용은 처리의 내용을 지정하는 연산코드를 포함하는 명령의 전치코드에 의해서 지정되는 데이타처리장치.
  4. 제3항에 있어서, 상기 전치코드는 미정의의 명령 코드에 해당하는 코드인 데이타처리장치.
  5. 제4항에 있어서, 유효한 어드레스의 비트수와 벡터 및 스택의 단위사이즈를 상기 데이타유지수단의 이용형태에 따라서 전환하는 동작모드틀 구비해서 이루어지는 데이타처리장치.
  6. 제5항에 있어서, 연산수단을 또 포함하며, 상기 연산수단은 상기 데이타유지수단의 전체에 대한 산술적연산을 단위 머신사이클로 실행하는 데이타처리장치.
  7. 제6항에 있어서, 제어수단을 또 포함하며, 상기 제어수단은 상기 데이타유지수단의 전체 또는 일부분에 대한 산술적 및 논리적 연산제어의 전부 또는 일부를 상기 데이타유지수단과 데이타처리장치외부간에서는 1개의 명령으로 직접적으로 실현하는 것을 불가능하게 하는 제어논리를 갖는 데이타처리장치.
  8. 제7항에 있어서, 상기 데이타처리장치가 실행하는 명령의 단위는 데이타의 단위의 2배길이인 데이타처리장치.
  9. 제8항에 있어서, 상기 다른 데이타처리장치가 실행하는 명령의 코드를 모든 해당하는 명령으로써 실행하는 데이타처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930014080A 1992-08-03 1993-07-24 데이타처리장치 KR100277805B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22644792A JP3432532B2 (ja) 1992-08-03 1992-08-03 データ処理装置
JP92-226447 1992-08-03

Publications (2)

Publication Number Publication Date
KR940004440A true KR940004440A (ko) 1994-03-15
KR100277805B1 KR100277805B1 (ko) 2001-01-15

Family

ID=16845245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014080A KR100277805B1 (ko) 1992-08-03 1993-07-24 데이타처리장치

Country Status (2)

Country Link
JP (1) JP3432532B2 (ko)
KR (1) KR100277805B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3839835B2 (ja) * 1999-04-30 2006-11-01 株式会社ルネサステクノロジ データ処理装置及びマイクロコンピュータ
JP2001202243A (ja) * 1999-04-30 2001-07-27 Hitachi Ltd データ処理装置
JP4545777B2 (ja) * 2002-06-28 2010-09-15 ルネサスエレクトロニクス株式会社 データ処理装置
JP4073721B2 (ja) 2002-06-28 2008-04-09 株式会社ルネサステクノロジ データ処理装置
JP2005196729A (ja) * 2003-12-10 2005-07-21 Renesas Technology Corp コンパイラおよび命令コード出力装置
KR100788913B1 (ko) * 2005-11-18 2007-12-27 주식회사디아이 반도체 장치의 테스트 시스템을 위한 전치 분기 패턴 발생장치
JP2008204249A (ja) * 2007-02-21 2008-09-04 Renesas Technology Corp データプロセッサ
JP5357475B2 (ja) * 2008-09-09 2013-12-04 ルネサスエレクトロニクス株式会社 データプロセッサ
US8914619B2 (en) * 2010-06-22 2014-12-16 International Business Machines Corporation High-word facility for extending the number of general purpose registers available to instructions

Also Published As

Publication number Publication date
JPH0651981A (ja) 1994-02-25
KR100277805B1 (ko) 2001-01-15
JP3432532B2 (ja) 2003-08-04

Similar Documents

Publication Publication Date Title
JP6807383B2 (ja) 転送プレフィックス命令
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
KR101531372B1 (ko) 개선된 마이크로프로세서 또는 마이크로컨트롤러
KR940015852A (ko) 긴 명령 워드를 갖는 처리기
KR970049493A (ko) 정보처리회로, 반도체 집적회로장치, 마이크로 컴퓨터, 및 전자기기
JPH04172533A (ja) 電子計算機
KR920004964A (ko) 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
KR870005301A (ko) 가상계산기능 시스템용 주기억장치 억세스 제어시스템
KR860001451B1 (ko) 퍼엄웨어를 갖춘 다중처리기 시스템
KR940004440A (ko) 데이타처리장치
KR940009821A (ko) 레지스터 화일군을 공유하는 오퍼레이션 유닛을 갖춘 데이타 프로세서
KR900006853A (ko) 마이크로 프로세서
KR920018578A (ko) 데이타 처리 프로세서
EP3329361B1 (en) Vector operand bitsize control
US5680632A (en) Method for providing an extensible register in the first and second data processing systems
KR970059922A (ko) 전용 레지스터의 내용 상에서 동작하는 명령을 제공함으로써 에뮬레이션 성능을 향상시키기 위한 방법 및 시스템
KR880014471A (ko) 가상 머신 시스템용의 게스트 머신 실행 제어시스템
KR100374401B1 (ko) 마이크로 명령을 기초로 프로그램 가능한 명령을 실행하는하드웨어 장치
KR960011683A (ko) 연산 코드의 일부로 사용되는 부분을 포함한 오퍼랜드 필드를 갖는 명령어를 실행하는 마이크로프로세서
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서
JPH03141434A (ja) マイクロコンピュータ
JP2703884B2 (ja) データ書込み制御方式
KR880003243A (ko) 마이크로 프로세서
KR950025532A (ko) 연산 처리 장치
KR880003241A (ko) 데이타 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 13

EXPY Expiration of term