JPS59183445A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS59183445A JPS59183445A JP58058267A JP5826783A JPS59183445A JP S59183445 A JPS59183445 A JP S59183445A JP 58058267 A JP58058267 A JP 58058267A JP 5826783 A JP5826783 A JP 5826783A JP S59183445 A JPS59183445 A JP S59183445A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- program
- pseudo
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、命令の先取りケ行い、マスクできない割り
込みによって、デバッグ用プログラム（モニタプログラ
ム）が起動されるマイクロフ゛ロセツザ等の演算処理装
置全備えたデータ処理装置に関するものである。
込みによって、デバッグ用プログラム（モニタプログラ
ム）が起動されるマイクロフ゛ロセツザ等の演算処理装
置全備えたデータ処理装置に関するものである。
従来この押装置として第１図に示すものかあっ７−０図
において、ｔｌｊ Ｉ−ｊ命令の実行を行うＣＰＵ 、
＋２＋り′まこのａｐｕ Ｉｌｌが実行する命令のアド
レス全出力す、イ、７１’ Ｌ’スバス、（３）ハ命令
を格納しているグログラド・メモリ、４４Ｎｊこのプロ
グラムメモリ（３）の内容の一部分である被チエツクプ
ログラム、（５）は同じ〈ヒニタフログラム、（６）ハ
上記プログラムメモリ１′Ｌ；の出力Ｔ−夕をＣＰＵに
送り込むデータバス、（７）ｂ−ｓ 酵ヂエックプログ
ラム（４）の実行を停止し、モニタプログラム（５）の
起動を指定する指定アドレス、（８フケこの措定アドレ
ス（７）と上記アドレスバス（２）トび）一致？とり、
マスクできない割り込み（９）全発生−するアドレス一
致検出回路である。
において、ｔｌｊ Ｉ−ｊ命令の実行を行うＣＰＵ 、
＋２＋り′まこのａｐｕ Ｉｌｌが実行する命令のアド
レス全出力す、イ、７１’ Ｌ’スバス、（３）ハ命令
を格納しているグログラド・メモリ、４４Ｎｊこのプロ
グラムメモリ（３）の内容の一部分である被チエツクプ
ログラム、（５）は同じ〈ヒニタフログラム、（６）ハ
上記プログラムメモリ１′Ｌ；の出力Ｔ−夕をＣＰＵに
送り込むデータバス、（７）ｂ−ｓ 酵ヂエックプログ
ラム（４）の実行を停止し、モニタプログラム（５）の
起動を指定する指定アドレス、（８フケこの措定アドレ
ス（７）と上記アドレスバス（２）トび）一致？とり、
マスクできない割り込み（９）全発生−するアドレス一
致検出回路である。
次に動作について説明する。通常マイクロプロセッサに
おいては、デバッグと呼ばれるグログラドのチェックの
ためモニタプログラムと呼ばれるデバッグ用プログラム
を被チエツクプログラムとは別に実行する。
おいては、デバッグと呼ばれるグログラドのチェックの
ためモニタプログラムと呼ばれるデバッグ用プログラム
を被チエツクプログラムとは別に実行する。
モニタプログラムに、被チエツクプログラムの実行、停
止、被チエツクプログラムの初期設定及び実行結果の表
示１に行う。被チエツクプログラムの冥荷時、特定のア
ドレスで実行を停止し、モニタプログラムを起動させる
には、指定アドレスの命令の読み出し時、ＣＰＵ Ｋ対
してマスクできない割り込み全発生し、それによりｃＰ
Ｈの制御全モニタプログラムに移す。
止、被チエツクプログラムの初期設定及び実行結果の表
示１に行う。被チエツクプログラムの冥荷時、特定のア
ドレスで実行を停止し、モニタプログラムを起動させる
には、指定アドレスの命令の読み出し時、ＣＰＵ Ｋ対
してマスクできない割り込み全発生し、それによりｃＰ
Ｈの制御全モニタプログラムに移す。
第１図において、ｃｐＵｆｉｌけ実行する命令のアドレ
スをアドレスバス（２）ニ出方する。プログラムメモ１
月３）はそのアドレスの内容である被チエツクプログラ
ム（４ｊの命令をデータバス（６）に出方する。
スをアドレスバス（２）ニ出方する。プログラムメモ１
月３）はそのアドレスの内容である被チエツクプログラ
ム（４ｊの命令をデータバス（６）に出方する。
ＣＰＵ （＋１１”ｌｊデデーバス（６）の命令を読み
込み、実行する。その時、アドレスバス（２）の内容と
、指定アドレス（７）との一致をアドレス−数構出回路
！８）でとり、一致していると、マスクできない割り込
み（９）全発生し、ＣＰＵ ｉ＋＋へ出力する。すると
、Ｃ！Ｐ［Ｊ ｎ）は割り込みを受は付け、その時、読
み込んだ命令を実行シタ後、モニタプログラムに制御を
移す。このようにして、被チエツクプログラムは指定さ
れたアドレスで実行を停止したことになる。
込み、実行する。その時、アドレスバス（２）の内容と
、指定アドレス（７）との一致をアドレス−数構出回路
！８）でとり、一致していると、マスクできない割り込
み（９）全発生し、ＣＰＵ ｉ＋＋へ出力する。すると
、Ｃ！Ｐ［Ｊ ｎ）は割り込みを受は付け、その時、読
み込んだ命令を実行シタ後、モニタプログラムに制御を
移す。このようにして、被チエツクプログラムは指定さ
れたアドレスで実行を停止したことになる。
次に、命令の先取りを行っているマイクロプロセッサに
おいて、ＣｊＰＵ ｆｉアドレスの指定、命令の読み収
りと命令の実行を並列に行っており、命令の読み収りを
命令の実行の数命令前に行っている。
おいて、ＣｊＰＵ ｆｉアドレスの指定、命令の読み収
りと命令の実行を並列に行っており、命令の読み収りを
命令の実行の数命令前に行っている。
その時、前もって読み収り済の命令が、分岐命令であれ
ばその分岐命令を実行すると、既に読み取っである命令
は実行されない。すなわち、その分岐命令以後の命令は
、その分岐命令が実行する前に読み収られるが、実際に
は実行されないので、その分岐命令以後の実行されるか
、されないかは、命令の読み収り段階では確定しない。
ばその分岐命令を実行すると、既に読み取っである命令
は実行されない。すなわち、その分岐命令以後の命令は
、その分岐命令が実行する前に読み収られるが、実際に
は実行されないので、その分岐命令以後の実行されるか
、されないかは、命令の読み収り段階では確定しない。
このような命令の読み取り段階で実行が確定しないアド
レスで被チエツクプログラムの実行を停止し、モニタ：
１−ログラムを起動するに灯、ＣＰＵの制御がモニタグ
ログラムに移った後、被チエツクプログラムが停［卜し
たアドレスから、指定アドレスの命令が実行されるか、
または分岐命令が実行されるまで、〔ニタプログラムに
より被チエツクプログラムを実行し、指定アドレスの命
令が実行されれば指定アドレスで停止したと見なし、指
定アドレスの命令が実行されずにプログラムが別のアド
レスに分岐した場合ｖｃ１ｄ、モニタプログラムは被チ
エツクプログラムを再実行させる。
レスで被チエツクプログラムの実行を停止し、モニタ：
１−ログラムを起動するに灯、ＣＰＵの制御がモニタグ
ログラムに移った後、被チエツクプログラムが停［卜し
たアドレスから、指定アドレスの命令が実行されるか、
または分岐命令が実行されるまで、〔ニタプログラムに
より被チエツクプログラムを実行し、指定アドレスの命
令が実行されれば指定アドレスで停止したと見なし、指
定アドレスの命令が実行されずにプログラムが別のアド
レスに分岐した場合ｖｃ１ｄ、モニタプログラムは被チ
エツクプログラムを再実行させる。
従来のこの種の装置は以上のように構成されているので
、命令の先取りを行っているマイクロプロセッサにおい
て、被チエツクプログラムの実行を停止させる指定アド
レスが、分岐命令の後になる時、その分岐命令が実行さ
れるごとに、モニタプログラムに制御が移り、指定アド
レスの命令が実行されるかどうかを調べなけわばならず
、被チエツクプログラムの実行時間がモニタプログラム
の実行される時間の分だけ、長くなる欠点があった口 この発Ｉ３Ａは上記のような従来のものの欠点全除去す
るためになされたもので、命令の先取りを行っているマ
イクロプロセッサにおいて、被チエツクプログラムの実
行全停止させる指定アドレスの位置にかかわらず、被チ
エツクプログラムの実行時間が、実行の停止を行わない
時と変らないマイタロプロセッサを提供することを目的
としている。
、命令の先取りを行っているマイクロプロセッサにおい
て、被チエツクプログラムの実行を停止させる指定アド
レスが、分岐命令の後になる時、その分岐命令が実行さ
れるごとに、モニタプログラムに制御が移り、指定アド
レスの命令が実行されるかどうかを調べなけわばならず
、被チエツクプログラムの実行時間がモニタプログラム
の実行される時間の分だけ、長くなる欠点があった口 この発Ｉ３Ａは上記のような従来のものの欠点全除去す
るためになされたもので、命令の先取りを行っているマ
イクロプロセッサにおいて、被チエツクプログラムの実
行全停止させる指定アドレスの位置にかかわらず、被チ
エツクプログラムの実行時間が、実行の停止を行わない
時と変らないマイタロプロセッサを提供することを目的
としている。
以下、この発明の一実施例を図を用いて説明する。第２
図はとの発明の一実施例のブロック図であり、図Ｖｃお
いて、Ｉｌｉ〜（９）は第１図に示した前記イＩ米の装
置と全く同一のものである。
図はとの発明の一実施例のブロック図であり、図Ｖｃお
いて、Ｉｌｉ〜（９）は第１図に示した前記イＩ米の装
置と全く同一のものである。
（１０）にｔ ＋ｉｉＪ記アドレス一致検出回路（８）
の出力に工り特定°アドレスに対する畜へ込み命令のコ
ードを発生する擬似命令発生回路、ｌ１ｌ） Ｈ前記ア
ドレス−数構出回路（８）の出力にエリ前記プログラム
メモ１月３）と＋１’Ｊ ；！Ｉ４擬似命令発生回路と
の出力を切り替えて、前記データバス（６）に出力する
データ切替回路、（Ｉ２）■特定アドレスにアクセスさ
れる時、前記マスクできない割り込みを発生する割り込
み発生回路である。
の出力に工り特定°アドレスに対する畜へ込み命令のコ
ードを発生する擬似命令発生回路、ｌ１ｌ） Ｈ前記ア
ドレス−数構出回路（８）の出力にエリ前記プログラム
メモ１月３）と＋１’Ｊ ；！Ｉ４擬似命令発生回路と
の出力を切り替えて、前記データバス（６）に出力する
データ切替回路、（Ｉ２）■特定アドレスにアクセスさ
れる時、前記マスクできない割り込みを発生する割り込
み発生回路である。
第２図におＡて、ＣＰＵ ｔｉｌ ’ｒｉ次に読み出す
命令のアドレスをアドレスバスｔ２） Ｋ出力し、プロ
グラムメモＩＪ Ｉ３１ ’ｒＪ−”Ｃのアドレスの内
容である被チエツクプログラム（４）の命令をデータバ
ス切替回路１Ｉｌｌを経由してデータバス＋６１に出力
するｎ ＣＰＵ ＩＩ） ｌ″ｔｔデータバス）の命令
を実行するが、ここで、このマイクログロセツサは、命
令の先取りを行っているので、命令の災行中に、次π実
行する命令の読み出しを行うためアドレスバス（２）ニ
次ニ実行する命令のアドレスを出力する。その時、アド
レスバス（２）の内容と指定アドレス（７）との一致を
アドレス−数構出回路（８）でとり、一致していると、
特定アドレスをアクセスする擬似命令を擬似命令発生口
１Ｍ ＋１０１で発生させる。次に、アドレス−数構出
回路（８）の出力により、プログラムメモリ（３）の出
力データを擬似命令にデータ切替回路ｆｌｌ＋にエリ切
替えて、データバス＋６１ Ｋ出力する。すなわち、Ｃ
ＰＵ ｆｌｉは指定アドレス（７）から実行すべき被チ
エツクプログラム（４）の命令ではなく、擬似命令を読
み収ることに・なる。
命令のアドレスをアドレスバスｔ２） Ｋ出力し、プロ
グラムメモＩＪ Ｉ３１ ’ｒＪ−”Ｃのアドレスの内
容である被チエツクプログラム（４）の命令をデータバ
ス切替回路１Ｉｌｌを経由してデータバス＋６１に出力
するｎ ＣＰＵ ＩＩ） ｌ″ｔｔデータバス）の命令
を実行するが、ここで、このマイクログロセツサは、命
令の先取りを行っているので、命令の災行中に、次π実
行する命令の読み出しを行うためアドレスバス（２）ニ
次ニ実行する命令のアドレスを出力する。その時、アド
レスバス（２）の内容と指定アドレス（７）との一致を
アドレス−数構出回路（８）でとり、一致していると、
特定アドレスをアクセスする擬似命令を擬似命令発生口
１Ｍ ＋１０１で発生させる。次に、アドレス−数構出
回路（８）の出力により、プログラムメモリ（３）の出
力データを擬似命令にデータ切替回路ｆｌｌ＋にエリ切
替えて、データバス＋６１ Ｋ出力する。すなわち、Ｃ
ＰＵ ｆｌｉは指定アドレス（７）から実行すべき被チ
エツクプログラム（４）の命令ではなく、擬似命令を読
み収ることに・なる。
次に、ＣＰＵが指定アドレスの命令を実行するとすると
、擬似命令を実行することになるので、特定アドレスを
アクセスすることになり、マスクできない割り込み発生
回路（１２１ＶｃｆリーｃＰＵ （１１にマスクできな
い割り込み（９）全出力する。するとＣＰＵ（１）は割
り込みを受は付け、モニタプログラムに制御を移す。こ
うして、被チェックプログラム灯指定さｒしたアドレス
で実行を停止したことになり、従来と同一の処理が行え
る。ところが、指定アドレスの命令の読み取りは行った
が、その命令の実行前に、被チエツクプログラムの分岐
命令により、指定アドレスの命令が分岐されなかった場
合、読み収られた擬似命令は実行されることなく捨てな
れるので、モニタプログラムに制御が移ることはない。
、擬似命令を実行することになるので、特定アドレスを
アクセスすることになり、マスクできない割り込み発生
回路（１２１ＶｃｆリーｃＰＵ （１１にマスクできな
い割り込み（９）全出力する。するとＣＰＵ（１）は割
り込みを受は付け、モニタプログラムに制御を移す。こ
うして、被チェックプログラム灯指定さｒしたアドレス
で実行を停止したことになり、従来と同一の処理が行え
る。ところが、指定アドレスの命令の読み取りは行った
が、その命令の実行前に、被チエツクプログラムの分岐
命令により、指定アドレスの命令が分岐されなかった場
合、読み収られた擬似命令は実行されることなく捨てな
れるので、モニタプログラムに制御が移ることはない。
なお、上記実施例では、指定アドレスで停止させるプロ
グラムを被チエツクグログラムとし、マスク′ｃへない
割り込みＫより起動されるプログラム−（］］１−モニ
タプログラとして、プログラムのデノくラグに使用する
としていたが、上記の被チエツクプログラム全実行プロ
グラムとし、モニタプログラムとすることにより、通常
実行しているプログラム全外部から任意の位置で、通常
のプログラムメモリすることなく、別のグログラムを実
行させＺ、ようにしても工ぐ、本発明は命令の先取Ｖ）
を行−）ているプロセッサにおいて、指定アドレスでの
フ“ログラムスイッチに広く適用できるものである。
グラムを被チエツクグログラムとし、マスク′ｃへない
割り込みＫより起動されるプログラム−（］］１−モニ
タプログラとして、プログラムのデノくラグに使用する
としていたが、上記の被チエツクプログラム全実行プロ
グラムとし、モニタプログラムとすることにより、通常
実行しているプログラム全外部から任意の位置で、通常
のプログラムメモリすることなく、別のグログラムを実
行させＺ、ようにしても工ぐ、本発明は命令の先取Ｖ）
を行−）ているプロセッサにおいて、指定アドレスでの
フ“ログラムスイッチに広く適用できるものである。
以上水したように、この発明によれば、従来のものに擬
似命冷発生回路、データ切替回路、マスクできない割り
込み発生回路とを追加することにより、命令の先取り？
行っているマイクロプロセッサにおいて、指定アドレス
におけるプログラムのスイッチを行う場合、スイッチを
行わない場合に比べて命令実行時間が増加しないという
効果がある。
似命冷発生回路、データ切替回路、マスクできない割り
込み発生回路とを追加することにより、命令の先取り？
行っているマイクロプロセッサにおいて、指定アドレス
におけるプログラムのスイッチを行う場合、スイッチを
行わない場合に比べて命令実行時間が増加しないという
効果がある。
第１図は従来のマイクロプロセッサの一例を示すブロッ
ク図、第２図はこの発明の一実施例におけるブロック図
である。 図において、（１）はＣＰＵ 、 ＋２１ ｔ′ｉアド
レスノくス、（３）はプログラムメモリ、（４）は被チ
エツクプログラム、（６）ハモニタプログラム、ｔ６１
Ｕデータノくス、ｆ７１１″を指定アドレス、（８）ハ
アドレス一致検出回路、（９）ハマスクできない割り込
み、（１０１は擬似命令発生回路、（Ｉｌｌ ｔｄデデ
ー切替回路、（１２１ｉｊマスクできない割り込み発生
回路である。 なお、図中、同一符号は同一また（σ相当部分をボす０ 代理人 大岩増雄 第１図 手続補正書（自発） １１８オｌｌ ν ６ｌ−１２１Ｂ ２、発明の名称 データ処理装置 ３、補正をする者 事件との関係 １寺許出願人 住 所 東京都千代田区丸の内皿丁目２番：３
ｇ名 称 （６０１）三菱電機株式会社代表者片山
仁八部 ４、代理人
ク図、第２図はこの発明の一実施例におけるブロック図
である。 図において、（１）はＣＰＵ 、 ＋２１ ｔ′ｉアド
レスノくス、（３）はプログラムメモリ、（４）は被チ
エツクプログラム、（６）ハモニタプログラム、ｔ６１
Ｕデータノくス、ｆ７１１″を指定アドレス、（８）ハ
アドレス一致検出回路、（９）ハマスクできない割り込
み、（１０１は擬似命令発生回路、（Ｉｌｌ ｔｄデデ
ー切替回路、（１２１ｉｊマスクできない割り込み発生
回路である。 なお、図中、同一符号は同一また（σ相当部分をボす０ 代理人 大岩増雄 第１図 手続補正書（自発） １１８オｌｌ ν ６ｌ−１２１Ｂ ２、発明の名称 データ処理装置 ３、補正をする者 事件との関係 １寺許出願人 住 所 東京都千代田区丸の内皿丁目２番：３
ｇ名 称 （６０１）三菱電機株式会社代表者片山
仁八部 ４、代理人
Claims (1)
- 指定されたアドレスの命令がプログラムメモリから命令
の先取りを行っている演算処理装置に読み出される時、
これを検出するアドレス一致検出回路と、このアドレス
一致検出回路の出力Ｋ（−リ、特定アドレスをアクセス
する命令全発生する擬似命令発生回路と、プログラムメ
モリの出力データとこの擬似命令発生回路の出力データ
ケ、前記アドレス一致検出回１洛の出力ＶＣより切り替
えてデータバスに出力する切替回路と、前記特定アドレ
スにアクセスした時、前記演算処理装置に対して割り込
み命令全発生する割り込み発生回路とを備えたデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58058267A JPS59183445A (ja) | 1983-04-01 | 1983-04-01 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58058267A JPS59183445A (ja) | 1983-04-01 | 1983-04-01 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59183445A true JPS59183445A (ja) | 1984-10-18 |
Family
ID=13079389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58058267A Pending JPS59183445A (ja) | 1983-04-01 | 1983-04-01 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183445A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6234238A (ja) * | 1985-08-07 | 1987-02-14 | Mitsubishi Electric Corp | マイクロプロセツサ |
| JPS6347833A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
| JPH01147638A (ja) * | 1987-12-03 | 1989-06-09 | Yokogawa Electric Corp | 命令実行検出装置 |
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JPH06332751A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | システム動作情報収集装置 |
-
1983
- 1983-04-01 JP JP58058267A patent/JPS59183445A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6234238A (ja) * | 1985-08-07 | 1987-02-14 | Mitsubishi Electric Corp | マイクロプロセツサ |
| JPS6347833A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
| JPH01147638A (ja) * | 1987-12-03 | 1989-06-09 | Yokogawa Electric Corp | 命令実行検出装置 |
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JPH06332751A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | システム動作情報収集装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494188A (en) | Method of processing an operating system in a multi-processor system | |
| US4794524A (en) | Pipelined single chip microprocessor having on-chip cache and on-chip memory management unit | |
| US5341482A (en) | Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions | |
| US4493027A (en) | Method of performing a call operation in a digital data processing system having microcode call and return operations | |
| US4924382A (en) | Debugging microprocessor capable of switching between emulation and monitor without accessing stack area | |
| EP0235255A1 (en) | DATA PROCESSING SYSTEM WITH PRELIMINARY SWITCHING. | |
| JPS6246895B2 (ja) | ||
| JPS59183445A (ja) | デ−タ処理装置 | |
| IE62074B1 (en) | Apparatus and method for synchronization of arithmetic exceptions in parallel pipelined execution units | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| Burnley | Architecture for realtime VME systems | |
| KR930005767B1 (ko) | 마이크로프로그램 제어를 기초로한 데이타 처리장치 | |
| JPH0194466A (ja) | 優先割込み指令に応答するデータ処理システム | |
| JPS6152747A (ja) | マイクロプロセツサ | |
| JPS5922142A (ja) | デ−タ処理装置 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPH0147818B2 (ja) | ||
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| JPS6334643A (ja) | 情報処理装置 | |
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JP2835179B2 (ja) | 並列処理計算機 | |
| JPS60167038A (ja) | マイクロプロセツサ | |
| JPS59103146A (ja) | 動作モ−ド表示装置 | |
| JPH0471219B2 (ja) |