JPS60157643A - 二重化計算機 - Google Patents

二重化計算機

Info

Publication number
JPS60157643A
JPS60157643A JP59012651A JP1265184A JPS60157643A JP S60157643 A JPS60157643 A JP S60157643A JP 59012651 A JP59012651 A JP 59012651A JP 1265184 A JP1265184 A JP 1265184A JP S60157643 A JPS60157643 A JP S60157643A
Authority
JP
Japan
Prior art keywords
computer
data
memory
standby
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59012651A
Other languages
English (en)
Inventor
Shinichi Takigishi
滝岸 真一
Hideo Sano
秀雄 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP59012651A priority Critical patent/JPS60157643A/ja
Publication of JPS60157643A publication Critical patent/JPS60157643A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/74Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、待機冗長形の二重化計算機の改良に関するも
のでおる。さらに詳しくは、メモリ転写手段を改善した
二重化計算機システムに関するものである。
計算機システムの信頼性を高める一つの手法とこれら計
算機の動作を監視し制御する二重化制御装置が用いられ
る。二重化制御装置は計算機の動作を監視してどちらか
一方を実作業に従事させ他方を待機状態にしておき、実
作業側の計算機に故障を発見したとき実作業の受持ちを
待機側の計算機に肩代わりさせる。肩代わりした計算機
が実作業に従事している間に故障した計算機の修理が行
われ、修理が済み次第計算機の二重系が復元される。二
重化計算機システムの信頼性は、2台の計算機の同時故
障の確率と二重化制御装置の故障の確率によって決まる
が、前者は後者よりはるかに小さいので、事実上後者す
なわち二重化制御装置の故障の確率によって決まる。し
たがって二重化制御装置はできるだけ信頼性の高いもの
にする必作業の引継ぎの連続性を保つために、2つの計
算機のメモリの内容を一致させな(ハ)ればならない。
〈従来例〉 2つの計算機のメモリ内容を一致させる従来例としては
、第1図のようなものが知られている。
第1図において、1.2は引算機、3は二重化制御装置
、IN、 42はそれぞれa1算機1,20入出力バス
、5は入出力バス切換器、6は入出力装置である。二重
化制御装置5は2つの計算機1.2とはメモリバス、監
視信号線、制御信号線等によってそれぞれ接続され、両
針ft磯の動作監視と入出力バス使用許可制御およびメ
モリ転写制御を行う。
二重化制御部M3はまた入出力バス切換器5に制御信号
を与え、その切換えを制御する。
二重化制御装置6は、2つの計算機1,2の状態を判定
して、どちらか一方の正常な計算機に入出力バス使用許
可信号を与え、かつ入出力バス切換器5をそちら側に投
入する。2つの計算機1.2のうち入出力パス使用許可
信号が与えられた方が実作業に従事し、他方の計算機は
待機する。
計算機1,2と二重化制御装置3の詳細な接続関係を、
メモリ転写手段に着目して示せば第2図のようになる。
ただし第2図は繁雑さを避けるために、計算機1を実作
業側、計算機2を待機側としたときの計算機1から計算
機2へのメモリ転写系の構成のみを示したものであって
、計算機2から計算機1へのメモリ転写系も全く同様に
構成されている。計算機1.2はそれぞれプロセッサ1
1゜21とメインメモリ12.22を持っている。二重
化制御装置3はアドレスモニタ部31と監視部32とデ
ータベース等値化部33とデータベース複写部54ヲ持
っている。
アドレスモニタ部31はファーストイン・ファーストア
ウト・メモリ(FIFO)を含み、計算機1がメモリア
クセスするときのアドレスを傍受し、等値化要求信号を
伴ったアドレスを受信したときそれ(5) をFIFOに記憶する。監視部32は計算機1,2のレ
ディ信号とアドレスモニタ部51のデータレディ信号を
監視してデータベース等値化部33とデータベース複写
部34の動作を制御する。データベース等値化部33は
監視部32の制御信号とアドレスモニタ部610FIF
Oから与えられるアドレスに従って計算機1のメインメ
モリを読み出し、この読出したデータを計算機2のメイ
ンメモリの同一アドレスに書込む。これによって、計算
機1が要求したデータが計算機2に転写され等値化が行
われる。FIFOは計算機1のメモリアクセスと二重化
制御部3の等値化動作とのタイミング差を緩衝する。計
算機1による等値化要求は、計算機1がメインメモリ1
2内のデータベースのある種のデータの書込みを行った
ときに発せられる。この種のデータは、計算機1,2が
実作業を遂行する場合に共通に利用するデータとされる
。したがって、計算機1の書込みによってこの種の共用
データが変化するたびにその変化したデータが計算機2
のデータベースに転写されることになる。一方データベ
ース複写(4) 部34は、監視部52の制御信号に従って計算機1の全
データベースを計算機2に書き移す。データベース複写
部34の動作は、計算機2が二重系に投入されたときに
計算機2の初期化作業の1つとして行われる。データベ
ース等値化部35とデータベース複写部34は並行して
動作できるようになっている。したがって、データベー
ス複写中に計算機1が共用データを書替えると、そのつ
どそのデータにつき等値化が行われる。
これらアドレスモニタ部31、監視部32、データベー
ス等値化部36、およびデータベース複写部34は例え
ばマイクロプロセッサのプログラムによって実現される
このようなメモリ転写機構により、待機側の計算機2の
データベースは、データベース複写部54によって実作
業側の計算機1のデータベースと一致するように初期化
されるとともに、データベース中の共用データについて
は計算機1が1替えを行うたびにそれに合わせて等値化
される。したがって、一旦初期化した後は、共用データ
のうち誉替えのあったものだけを転写すればよいので、
定期的にあるいは計算機切換えのたびごとに一連の共用
データをすべて転写するのに比べて、総合的なメモリ転
写速度は大幅に改善される。すなわち、2つの計算機間
のメモリ転写が良好な実時間性を保って行えることにな
る。
計jE 1m 1. 2のメインメモリ12.22にお
ける情@配置を第6図に示す3.ただし第5図において
は、2つのメインメモリを実作業側と待機側という形で
相対化している。メインメモリ12.22における清報
配置は、アドレス番号の小さい方から順に、モニタ、■
/′0コントロールプログラム、データベース、等値化
要求プログラム、および待機用プログラムとされる。I
10コントロールプログラムは計算機1,2が入出力装
置6を駆使して実作業をするための各種のプログラムの
集t9である。データベースハI10コ/トロールプロ
グラムニヨって利用される各種のデータの集まりであっ
て、計1[1,2が実作業を遂行する場合に共通に利用
するデータすなわち等値化を要するデータもここに含ま
れる。等値化を要するデータへのアクセスは等値化要求
プログラムを通じて行われる。したかっ−(I10コン
トロールプログラムがその実行中にそのようなデータを
読み1きするときは1等値化要求プログラムを使用して
アクセスすることになる。
実作業側のI10コントロールプログラムは、第4図の
ようにデータベース領穢中の特定のアドレスにあるチェ
ック用データを1秒周期で値を1ずつ増加させる方法で
更新するようになっている。
この更新は等値化要求プログラムを通じて行われる。こ
のように更新されたデータは二重化制御装置5により逐
−待機側に転写されるので、待機側においても特定アド
レスのデータが同様に変化する。待機側においては待機
用プログラムによってこのデータがチェックされ、毎回
変化をしているかどうか判定される。二重化制御装置5
のデータ転写機能が正常ならば、待機側のこのデータは
毎回変化する筈であるから、これによってデータ転写機
能の異常の有無が検出できる。データ転写機(7) 能の異常が検出されたときはその旨がオペレータに報知
される。オペレータはこの報知に接したら、二重化制御
装置の修理を計算機システムの定期点検期間あるいはも
し可能であれば、運転期間中にデータの値を1ずつ変化
させて、待機側でチェックデータが毎回変化するかどう
かを調べて、二重化制御装置のデータ転写機能の異常の
有無を判定するようにしているが、ビット立ちあるいは
ビット落ちの異常が生じても、待機側のチェックデータ
は毎回変化しつるので、異常は検出できないことが多い
〈目的〉 本発明の目的は、二重化制御装置のデータ転写機能の異
常を確実に検出する手段を備えた二重化計算機を提供す
ることにある。
〈要点〉 本発明は、 と 入出力装置を共用する2つのit算機屍ら計算(8) 機の動作を監視し制御する二重化制御装置とを有する待
機冗長形の二重化計算機においてm=重化制御装置は、
実作業時にどちらの計算機によっても共通に利用される
たぐいのデータを実作業がわの計算機が自己のメモリに
おいて書替えたときそのデータを待機がわの割算機のメ
モリに転写するようにし、2つの引算機は、実作業がわ
が自己のメモリの特定のデータに付いて複数のフィール
ドの値が同一になる関係を維持しつつ予め規約された方
法で定期的に更新を行ない、待機がわけ自己のメモリの
対応する特定データについて、毎回更新されているか各
フィールドの値が同一であるかを判定するようにしたこ
とを特徴とする二重化計算機 によって上記の目的を達成したものである。
〈実施例〉 以下実施例によって本発明の詳細な説明する。
第5図は、本発明実施例の二重化計算機のソフトウェア
構成図である。なお、ノー−ドウエアの構成は、第2図
の従来例と同様になっている。
第5図において、1は実作業側の計算機、2は待機側の
計算機、3は二重化制御装置である。
実作業側の計算機1は、チェックデータ設定プログラム
Aを持っており、このプログラムによって、チェックデ
ータCをメモリ12の特定のアドレスMに、例えば1秒
毎に設定する。
二重化制御装置3は、このチェックデータを、毎秒等値
化機能によって、待機側の計算機2のメモリ22の同じ
アドレスMに書き移す。
待機側の計算機2は、チェックデータ監視プログラムB
をもっており、このプログラムによって、アドレスMの
チェックデータC′監視するようになっている。
ここで、チェックデータCは、第6図のように定められ
る。すなわち−チェックデータCは、同じ長さの複数の
フィールドに分割され、各フィールドの値a、b、a、
d・・・は、全て同じ値上される。
そして、このチェックデータCを、チェックデータ設定
プログラム人で毎秒メモリ12に設定するに当たっては
、各フィールドの値を同じに保ったま壕、これらフィー
ルドの値を一斉に1ずつ変化させる。そして、待機側で
は、チェックデータ監視プログラムBにより、チェック
データC′が毎回変化しているかどうか、また各フィー
ルドの値が等しいかどうかによって二重化制御装置3の
等値化機能の判定を行なう。
このようにして判定を行なうとき、ビット立ちあるいは
ビット落ちの異常が生じると、そのビットが属するフィ
ールドの値は、他のフィールドとは異なったものになる
ので、これによって異常の有無が検出できる。すなわち
、二重化制御装置の等値化機能の異常が確実に検出でき
る。
〈効果〉 以上のように本発明によれば、メモリ転写機能の診断手
段を改善して、さらに信頼性を向上させた二重化計算機
が実現できる。
【図面の簡単な説明】
第1図は、従来の概念的構成図、 第2図は、第1図の装置の要部の詳細図、第3図および
第4図は2つの計算機のメモリに(11) おける情報配置図兼動作説明図。 第5図は、本発明実施例の概念的構成図。 第6図は、チェックデータの構成図である。 1.2・・・計算機、6・・・二重化制御装置、41.
42・・・入出力バス、5・・・入出力バス切換器、6
・・・入出力装置、11.21・・・プロセッサ、12
.22・・・メモリ、51・・・アドレスモニタ部、3
2・・・監視部、55・・・データベース等値化部、3
4・・・データベース複写部。 (12)

Claims (1)

    【特許請求の範囲】
  1. 入出力装置を共用する2つの計算機とこれら計算機の動
    作を監視し制御する二重化制御装置とを有する待機冗長
    形の二重化計算機において、二重化制御装置は、実作業
    時にどちらの計算機によっても共通に利用されるたぐい
    のデータを実作業がわの計算機が自己のメモリにおいて
    書替えたときそのデータを待機がわの計算機のメモリに
    転写するようにし、2つの計算機は、実作業がわが自己
    のメモリの特定のデータに付いて複数のフィールドの値
    が同一になる関係を維持しつつ予め規約された方法で定
    期的に更新を行ない、待機がわは自己のメモリの対応す
    る特定データについて、毎回更新されているか各フィー
    ルドの値が同一であるかを判定するようにしたことを%
    徴とする二重化計算機。
JP59012651A 1984-01-26 1984-01-26 二重化計算機 Pending JPS60157643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59012651A JPS60157643A (ja) 1984-01-26 1984-01-26 二重化計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59012651A JPS60157643A (ja) 1984-01-26 1984-01-26 二重化計算機

Publications (1)

Publication Number Publication Date
JPS60157643A true JPS60157643A (ja) 1985-08-17

Family

ID=11811267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59012651A Pending JPS60157643A (ja) 1984-01-26 1984-01-26 二重化計算機

Country Status (1)

Country Link
JP (1) JPS60157643A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175042A (ja) * 1987-12-29 1989-07-11 Fujitsu Ltd 二重化システムの高速切替方式
JPH01266633A (ja) * 1988-04-19 1989-10-24 Yokogawa Electric Corp 二重化制御システム
JPH0683664A (ja) * 1992-10-05 1994-03-25 Casio Comput Co Ltd データ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5786972A (en) * 1980-11-19 1982-05-31 Yokogawa Hokushin Electric Corp Doubled computer system
JPS58127254A (ja) * 1982-01-23 1983-07-29 Yamatake Honeywell Co Ltd 制御装置のデ−タ検証方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5786972A (en) * 1980-11-19 1982-05-31 Yokogawa Hokushin Electric Corp Doubled computer system
JPS58127254A (ja) * 1982-01-23 1983-07-29 Yamatake Honeywell Co Ltd 制御装置のデ−タ検証方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175042A (ja) * 1987-12-29 1989-07-11 Fujitsu Ltd 二重化システムの高速切替方式
JPH01266633A (ja) * 1988-04-19 1989-10-24 Yokogawa Electric Corp 二重化制御システム
JPH0683664A (ja) * 1992-10-05 1994-03-25 Casio Comput Co Ltd データ処理装置

Similar Documents

Publication Publication Date Title
KR100566340B1 (ko) 정보 처리 장치
US6389554B1 (en) Concurrent write duplex device
JPS6119061B2 (ja)
JPS60157643A (ja) 二重化計算機
JPS641809B2 (ja)
JPS6119060B2 (ja)
JP2693627B2 (ja) プログラマブルコントローラの二重化システム
JPS6095663A (ja) 2重化磁気デイスク装置の自動切換装置
JPS5917467B2 (ja) 制御用計算機のバツクアツプ方式
JPS6112580B2 (ja)
JPH05134889A (ja) プロセスコントローラの冗長方式
JPH0324634A (ja) 二重系システム装置
JPH02277142A (ja) 二重系計算機システム
JP3012402B2 (ja) 情報処理システム
JPS6089264A (ja) Dmaデ−タ転送の良否判別方法
JPH09311716A (ja) Lan装置
JPH0362244A (ja) 半導体外部記憶装置におけるデータ保証制御方式
JPS63129440A (ja) ストアスル−バツフア装置
JPH041845A (ja) 多重化システムのアダプタアクセス方式
JPH04263333A (ja) メモリ二重化方式
JPH03130836A (ja) 2重化装置および方法
JPH05289896A (ja) フォールトトレラントコンピュータ
JPH03256150A (ja) バス多重化システムのコマンド応答制御方式
JPH03225529A (ja) マイクロプロセッサ
JPH03131938A (ja) 多重処理システム