JPH04188350A - メモリ回路および分散処理システム - Google Patents
メモリ回路および分散処理システムInfo
- Publication number
- JPH04188350A JPH04188350A JP2318239A JP31823990A JPH04188350A JP H04188350 A JPH04188350 A JP H04188350A JP 2318239 A JP2318239 A JP 2318239A JP 31823990 A JP31823990 A JP 31823990A JP H04188350 A JPH04188350 A JP H04188350A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- received
- value
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 61
- 239000000284 extract Substances 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ回路および分散処理システムに関し、特
に分散処理用プロセッサに使用するメモリ回路およびこ
のメモリ回路を用いた分散処理システムに関する。
に分散処理用プロセッサに使用するメモリ回路およびこ
のメモリ回路を用いた分散処理システムに関する。
従来のマルチプロセッサによる分散処理では、第３図に
示すように、共有メモリ３２を介して複数台（第３図て
゛は２台）のプロセッサ３１．３３を接続し、各プロセ
ッサの処理の為の入力データ及び演算結果等の出力デー
タをひとつの共有メモリ３２に記憶し、各プロセッサ３
１．３３がら直接読み出すことによって共有している。
示すように、共有メモリ３２を介して複数台（第３図て
゛は２台）のプロセッサ３１．３３を接続し、各プロセ
ッサの処理の為の入力データ及び演算結果等の出力デー
タをひとつの共有メモリ３２に記憶し、各プロセッサ３
１．３３がら直接読み出すことによって共有している。
各プロセッサ３１．３３からは、書込要求信号Ｓｌ、読
出要求信号Ｓ２．アドレス信号Ｓ３．データ信号Ｓ４に
よって共有メモリ３２を各プロセッサ専用のメモリと同
しように他プロセツサを意識することなく使用できる。
出要求信号Ｓ２．アドレス信号Ｓ３．データ信号Ｓ４に
よって共有メモリ３２を各プロセッサ専用のメモリと同
しように他プロセツサを意識することなく使用できる。
一方、第４図に示すように複数台のプロセッサが送受信
回路を使用して互いにデータを交換し合い分散処理をす
ることもある。この時、通常、送受信データを一時蓄え
ておくためのバッファメモリ４．２，４．５が使用され
、各プロセッサ４１，４６は、バッファメモリ４２．４
５に対して送信データを書き、また、受信データを読出
す。バッファメモリ４２．４５のデータを送信し、また
、受信したデータをバッファメモリ４２．４５に書込む
ために、プロセッサ４１．４６は送受信制御信号Ｓ４５
によって送受信回路４３．４４を制御する。送受信回路
４３．４４間で交換する送受信信号Ｓ４６は、送信デー
タの他に、送受信のための先頭アドレス値、データワー
ド数値を含んだデータブロック形式となる。
回路を使用して互いにデータを交換し合い分散処理をす
ることもある。この時、通常、送受信データを一時蓄え
ておくためのバッファメモリ４．２，４．５が使用され
、各プロセッサ４１，４６は、バッファメモリ４２．４
５に対して送信データを書き、また、受信データを読出
す。バッファメモリ４２．４５のデータを送信し、また
、受信したデータをバッファメモリ４２．４５に書込む
ために、プロセッサ４１．４６は送受信制御信号Ｓ４５
によって送受信回路４３．４４を制御する。送受信回路
４３．４４間で交換する送受信信号Ｓ４６は、送信デー
タの他に、送受信のための先頭アドレス値、データワー
ド数値を含んだデータブロック形式となる。
第３図に示す共有メモリによる分散処理ては、各プロセ
ッサかひとつのメモリ回路と密に接続されている為、物
理的に接近している必要があり、分散処理システム構成
上の大きな制限となっていた。
ッサかひとつのメモリ回路と密に接続されている為、物
理的に接近している必要があり、分散処理システム構成
上の大きな制限となっていた。
一方、第４図に示すデータ送受信回路を用いた分散処理
では、データ送受信のためのバッファメモリとの書込み
、読出し処理及びデータ送受信処理か必要となり、各プ
ロセッサのデータ共有のためのプログラムが複雑てあっ
た。
では、データ送受信のためのバッファメモリとの書込み
、読出し処理及びデータ送受信処理か必要となり、各プ
ロセッサのデータ共有のためのプログラムが複雑てあっ
た。
本発明のメモリ回路は、プロセッサから書込み及び読出
し可能なランダムアクセスメモリと、このランダムアセ
スメモリの書込みと同時に書込みアドレス値と書込んだ
データ値とを対にして一時保持する先入先立し型バッフ
ァと、この先入先出し型バッファに保持されている前記
アドレス値及びデータ値を取り出し前記アドレス値及び
データ値を含むメモリ書換情報として外部へ送信する送
信回路と、前記メモリ書換情報と同一形式の情報を外部
から受信し外部からの書換要求である受信アドレス値及
び受信データ値を出力する受信回路と、前記受信アドレ
ス値及び受信データ値を対にして一時保持する受信先入
先出し型バッファと、この受信先入先出し型バッファに
保持されている前記受信アドレス値及び受信データ値を
取り出し前記プロセッサからの書込み及び読出し動作と
の競合を調停して前記受信アドレス値の指定する前記ラ
ンタムアクセスメモリのアドレスへ前記受信データ値を
書き込むメモリ制御回路とを備えている。
し可能なランダムアクセスメモリと、このランダムアセ
スメモリの書込みと同時に書込みアドレス値と書込んだ
データ値とを対にして一時保持する先入先立し型バッフ
ァと、この先入先出し型バッファに保持されている前記
アドレス値及びデータ値を取り出し前記アドレス値及び
データ値を含むメモリ書換情報として外部へ送信する送
信回路と、前記メモリ書換情報と同一形式の情報を外部
から受信し外部からの書換要求である受信アドレス値及
び受信データ値を出力する受信回路と、前記受信アドレ
ス値及び受信データ値を対にして一時保持する受信先入
先出し型バッファと、この受信先入先出し型バッファに
保持されている前記受信アドレス値及び受信データ値を
取り出し前記プロセッサからの書込み及び読出し動作と
の競合を調停して前記受信アドレス値の指定する前記ラ
ンタムアクセスメモリのアドレスへ前記受信データ値を
書き込むメモリ制御回路とを備えている。
また、本発明の分散処理システムは、複数のそれぞれ請
求項１記載のメモリ回路と、これらメモリ回路に１対１
に接続され前記送信回路及び受信回路を介して前記メモ
リ書換情報を相互交換することにより前記データ値を共
有するプロセッサとを備えている。
求項１記載のメモリ回路と、これらメモリ回路に１対１
に接続され前記送信回路及び受信回路を介して前記メモ
リ書換情報を相互交換することにより前記データ値を共
有するプロセッサとを備えている。
次に本発明について図面を参照して説明する。
第１図は本発明のメモリ回路の一実施例であるメモリ回
路１００のブロック図である。
路１００のブロック図である。
プロセッサっけランダムアクセスメモリ］に対して、書
込命令信号Ｓ１．読出し命令信号Ｓ２゜アドレス信号Ｓ
３及びデータ信号Ｓ４を用いて、直接的に書込み及び読
出し動作を行なう。プロセッサ９によってランダムアク
セスメモリ１に書込まれたデータは、その書込番地のア
ドレス値と対にして、アドレスＦＩＦＯ３とデータＦ
Ｉ ＦＯ４に保持される。これら２つのＦＩＦ○３，４
へのラッチ制御は、メモリ制御回路２から出力される書
込信号Ｓ７によって、ランタムアクセスメモリ１への書
込みと同時に行なわれる。アドレスＦ丁Ｆ○３の中に保
持されているアドレス値データが空になるまで送信回路
５に対して送信要求Ｓ９が出され、送信回路５は制御信
号Ｓ１０によってＦＩＦＯ３，４よりデータを取り出し
、アドレス値とデータ値を対にして含むメモリ書換情報
を送信信号６として送信する。
込命令信号Ｓ１．読出し命令信号Ｓ２゜アドレス信号Ｓ
３及びデータ信号Ｓ４を用いて、直接的に書込み及び読
出し動作を行なう。プロセッサ９によってランダムアク
セスメモリ１に書込まれたデータは、その書込番地のア
ドレス値と対にして、アドレスＦＩＦＯ３とデータＦ
Ｉ ＦＯ４に保持される。これら２つのＦＩＦ○３，４
へのラッチ制御は、メモリ制御回路２から出力される書
込信号Ｓ７によって、ランタムアクセスメモリ１への書
込みと同時に行なわれる。アドレスＦ丁Ｆ○３の中に保
持されているアドレス値データが空になるまで送信回路
５に対して送信要求Ｓ９が出され、送信回路５は制御信
号Ｓ１０によってＦＩＦＯ３，４よりデータを取り出し
、アドレス値とデータ値を対にして含むメモリ書換情報
を送信信号６として送信する。
外部のプロセッサのメモリ回路から受信信号５としてメ
モリ書換情報を入力する受信回路６は、受信アドレスＦ
Ｉ ＦＯ７と受信データＰ Ｉ ＦＯ８にそれぞれ受
信アドレス値と受信データを対にして保持させるように
、ラッチ信号Ｓｌｌを用いてＦＩＦＯ７，８を制御する
。受信アドレスＦＩＦ○７の中に保持されている受信ア
ドレス値のデータが空になるまで、外部書込要求Ｓ１２
によってメモリ制御回路２に書込要求が行なわれ、メモ
リ制御回路２は、プロセッサ９からの書込令信号Ｓ１、
読出命令信号Ｓ２と調停をとって、受信データＦＩＦ○
８の中の受信データを受信アドレスＦＩ ＦＯ７の中の
アドレス値で指定する番地へ書込む制御を行なう。この
時、受信データ及び受信アドレス値をＦ Ｉ ＦＯ８及
び７から取り出すため、メモリ制御回路２からＦＩＦ○
７，８へ書込許可信号Ｓ１３を出力する。 □ プロセッサ９からのメモリ回路１００への書込み速度に
対し外部への送信速度が速い場合、アドレスＦＩＦ○３
及びデータＦ Ｉ ＦＯ４はそれぞれ１段のバッファで
も良い。また、外部からの受信速度に対しプロセッサ９
からのメモリ回路１００への書込み動作及び読出し動作
が速い場合、受信アドレスＦ Ｉ ＦＯ７及び受信デー
タＦ Ｉ ＦＯ８はそれぞれ１段のバッファでも良い。
モリ書換情報を入力する受信回路６は、受信アドレスＦ
Ｉ ＦＯ７と受信データＰ Ｉ ＦＯ８にそれぞれ受
信アドレス値と受信データを対にして保持させるように
、ラッチ信号Ｓｌｌを用いてＦＩＦＯ７，８を制御する
。受信アドレスＦＩＦ○７の中に保持されている受信ア
ドレス値のデータが空になるまで、外部書込要求Ｓ１２
によってメモリ制御回路２に書込要求が行なわれ、メモ
リ制御回路２は、プロセッサ９からの書込令信号Ｓ１、
読出命令信号Ｓ２と調停をとって、受信データＦＩＦ○
８の中の受信データを受信アドレスＦＩ ＦＯ７の中の
アドレス値で指定する番地へ書込む制御を行なう。この
時、受信データ及び受信アドレス値をＦ Ｉ ＦＯ８及
び７から取り出すため、メモリ制御回路２からＦＩＦ○
７，８へ書込許可信号Ｓ１３を出力する。 □ プロセッサ９からのメモリ回路１００への書込み速度に
対し外部への送信速度が速い場合、アドレスＦＩＦ○３
及びデータＦ Ｉ ＦＯ４はそれぞれ１段のバッファで
も良い。また、外部からの受信速度に対しプロセッサ９
からのメモリ回路１００への書込み動作及び読出し動作
が速い場合、受信アドレスＦ Ｉ ＦＯ７及び受信デー
タＦ Ｉ ＦＯ８はそれぞれ１段のバッファでも良い。
これらの場合は各ＦＩＦ○の深さが１段になった場合に
相当する。
相当する。
第２図は本発明の分散処理システムの一実施例のブロッ
ク図である。
ク図である。
２台のプロセッサ２１及び２４は、それぞれが第１図に
示すメモリ回路１００と同しであるメモリ回路２２及び
２３と接続されている。メモリ回路２２及び２３は互い
に接続されている。
示すメモリ回路１００と同しであるメモリ回路２２及び
２３と接続されている。メモリ回路２２及び２３は互い
に接続されている。
メモリ回路２２の送信信号Ｓ６はメモリ回路２３の受信
信号となり、逆にメモリ回路２２の受信信号Ｓ５はメモ
リ回路２３の送信信号となっている。プロセッサ２１が
信号Ｓ１〜Ｓ４を用いてメモリ回路２２に書込んだデー
タは、送信信号Ｓ６として送出されてメモリ回路２３の
中にコピーが書込まれ、プロセッサ２４は制御信号８２
〜Ｓ４を用いて読み出すことができる。プロセッサ２４
がメモリ回路２３に書いたデータも同様にプロセッサ２
１によってメモリ回路２２から信号Ｓ２〜Ｓ４を用いて
読出すことができる。
信号となり、逆にメモリ回路２２の受信信号Ｓ５はメモ
リ回路２３の送信信号となっている。プロセッサ２１が
信号Ｓ１〜Ｓ４を用いてメモリ回路２２に書込んだデー
タは、送信信号Ｓ６として送出されてメモリ回路２３の
中にコピーが書込まれ、プロセッサ２４は制御信号８２
〜Ｓ４を用いて読み出すことができる。プロセッサ２４
がメモリ回路２３に書いたデータも同様にプロセッサ２
１によってメモリ回路２２から信号Ｓ２〜Ｓ４を用いて
読出すことができる。
以上説明したように本発明は、１台のプロセッサの専用
のメモリ回路に書込んだデータのコピーが他のプロセッ
サの専用のメモリ回路内にプログラムの介在なしに作ら
れることによって、各プロセッサ間でデータを共有する
ことができる。このことは、各プロセッサのプログラム
から見ると、論理的には共有メモリによる分散処理を可
能とし、物理的には各プロセッサの専用メモリ回路上に
分散して存在するデータのコピーによってデー夕を共有
することによって、ひとつの共有メモリに各プロセッサ
が直接接続されなければならなかった従来の問題点を解
決できる効果がある。また、送信回路及び受信回路を用
いた分散処理により各プロセッサでのデータ送受信のた
めのプログラム処理が全く不用となり、プログラムが簡
単になるという効果がある。
のメモリ回路に書込んだデータのコピーが他のプロセッ
サの専用のメモリ回路内にプログラムの介在なしに作ら
れることによって、各プロセッサ間でデータを共有する
ことができる。このことは、各プロセッサのプログラム
から見ると、論理的には共有メモリによる分散処理を可
能とし、物理的には各プロセッサの専用メモリ回路上に
分散して存在するデータのコピーによってデー夕を共有
することによって、ひとつの共有メモリに各プロセッサ
が直接接続されなければならなかった従来の問題点を解
決できる効果がある。また、送信回路及び受信回路を用
いた分散処理により各プロセッサでのデータ送受信のた
めのプログラム処理が全く不用となり、プログラムが簡
単になるという効果がある。
第１図は本発明のメモリ回路の一実施例のブロック図、
第２図は本発明の分散処理システムの一実施例のブロッ
ク図、第３因は従来技術による共有メモリを利用した分
散処理システムのブロック図、第４図は従来技術による
送受信回路を利用した分散処理システムのブロック図で
ある。 １・・・ランダムアクセスメモリ、２・・・メモリ制御
回路、３・・・アドレスＦＩＦＯ１４・・・データＦＩ
ＦＯ５５・・・送信回路、６・・・受信回路、７・・受
信アドレスＦＩＦＯ１８・・・受信データＦＩＦ○、９
・・・プロセッサ、Ｓｌ・・・書込命令信号、Ｓ２・・
・読出命令信号、Ｓ３・・・アドレス信号、Ｓ４・・・
データ信号、Ｓ５・・・受信信号、Ｓ６・・・送信信号
、Ｓ７・書込信号、Ｓ８・・・読出信号、Ｓ９・・・送
信要求、ＳＩＯ・・・制御信号、Ｓｌｌ・・・ラッチ信
号、Ｓ１２・・・外部書込要求、Ｓ１３・・・書込許可
。
第２図は本発明の分散処理システムの一実施例のブロッ
ク図、第３因は従来技術による共有メモリを利用した分
散処理システムのブロック図、第４図は従来技術による
送受信回路を利用した分散処理システムのブロック図で
ある。 １・・・ランダムアクセスメモリ、２・・・メモリ制御
回路、３・・・アドレスＦＩＦＯ１４・・・データＦＩ
ＦＯ５５・・・送信回路、６・・・受信回路、７・・受
信アドレスＦＩＦＯ１８・・・受信データＦＩＦ○、９
・・・プロセッサ、Ｓｌ・・・書込命令信号、Ｓ２・・
・読出命令信号、Ｓ３・・・アドレス信号、Ｓ４・・・
データ信号、Ｓ５・・・受信信号、Ｓ６・・・送信信号
、Ｓ７・書込信号、Ｓ８・・・読出信号、Ｓ９・・・送
信要求、ＳＩＯ・・・制御信号、Ｓｌｌ・・・ラッチ信
号、Ｓ１２・・・外部書込要求、Ｓ１３・・・書込許可
。
Claims (1)
- 【特許請求の範囲】 １、プロセッサから書込み及び読出し可能なランダムア
クセスメモリと、このランダムアセスメモリの書込みと
同時に書込みアドレス値と書込んだデータ値とを対にし
て一時保持する先入先立し型バッファと、この先入先出
し型バッファに保持されている前記アドレス値及びデー
タ値を取り出し前記アドレス値及びデータ値を含むメモ
リ書換情報として外部へ送信する送信回路と、前記メモ
リ書換情報と同一形式の情報を外部から受信し外部から
の書換要求である受信アドレス値及び受信データ値を出
力する受信回路と、前記受信アドレス値及び受信データ
値を対にして一時保持する受信先入先出し型バッファと
、この受信先入先出し型バッファに保持されている前記
受信アドレス値及び受信データ値を取り出し前記プロセ
ッサからの書込み及び読出し動作との競合を調停して前
記受信アドレス値の指定する前記ランダムアクセスメモ
リのアドレスへ前記受信データ値を書き込むメモリ制御
回路とを備えたことを特徴とするメモリ回路。 ２、複数のそれぞれ請求項１記載のメモリ回路と、これ
らメモリ回路に１対１に接続され前記送信回路及び受信
回路を介して前記メモリ書換情報を相互交換することに
より前記データ値を共有するプロセッサとを備えたこと
を特徴とする分散処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318239A JP3057754B2 (ja) | 1990-11-22 | 1990-11-22 | メモリ回路および分散処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318239A JP3057754B2 (ja) | 1990-11-22 | 1990-11-22 | メモリ回路および分散処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04188350A true JPH04188350A (ja) | 1992-07-06 |
| JP3057754B2 JP3057754B2 (ja) | 2000-07-04 |
Family
ID=18096981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318239A Expired - Lifetime JP3057754B2 (ja) | 1990-11-22 | 1990-11-22 | メモリ回路および分散処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057754B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4302948B2 (ja) | 2002-07-22 | 2009-07-29 | ユニ・チャーム株式会社 | 清掃用保持具およびその清掃用保持具を用いた清掃物品 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60563A (ja) * | 1983-06-17 | 1985-01-05 | Toshiba Corp | マルチプロセツサ装置 |
| JPH02170258A (ja) * | 1988-12-22 | 1990-07-02 | Mitsubishi Electric Corp | 分散処理システムにおける処理部間通信情報の蓄積処理方法 |
-
1990
- 1990-11-22 JP JP2318239A patent/JP3057754B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60563A (ja) * | 1983-06-17 | 1985-01-05 | Toshiba Corp | マルチプロセツサ装置 |
| JPH02170258A (ja) * | 1988-12-22 | 1990-07-02 | Mitsubishi Electric Corp | 分散処理システムにおける処理部間通信情報の蓄積処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3057754B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| JPH01147647A (ja) | データ処理装置 | |
| JPH0421053A (ja) | 非同期データ伝送装置 | |
| JPH04188350A (ja) | メモリ回路および分散処理システム | |
| JP3178474B2 (ja) | 通信制御装置 | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPS59195728A (ja) | デ−タ処理装置 | |
| CA1309503C (en) | Selective receiver for each processor in a multiple processor system | |
| JP2767811B2 (ja) | ビデオデータ処理装置 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JP3304503B2 (ja) | ２重系マルチプロセッサシステム | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH0371364A (ja) | プロセッサ | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPH08137662A (ja) | データ送信方法及びデータ送信装置 | |
| JPH06195297A (ja) | Ｄｍａ回路 | |
| JPH0546565A (ja) | データ処理装置 | |
| JPH0416816B2 (ja) | ||
| JPH02186462A (ja) | バス転送制御装置 | |
| JP2000040071A (ja) | 多重化バスの順序保証システム | |
| JPH0544053B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |