JPS61264405A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS61264405A JPS61264405A JP10580785A JP10580785A JPS61264405A JP S61264405 A JPS61264405 A JP S61264405A JP 10580785 A JP10580785 A JP 10580785A JP 10580785 A JP10580785 A JP 10580785A JP S61264405 A JPS61264405 A JP S61264405A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- program
- outside
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、プログラマブルシーケンス制御装置に係り、
特忙基本ユニットの入力部と出力部の情報の外部とのや
りとりを行う入出力のカードを１とめてコントロールす
る増設ユニット忙関する。
特忙基本ユニットの入力部と出力部の情報の外部とのや
りとりを行う入出力のカードを１とめてコントロールす
る増設ユニット忙関する。
入力に対して高速応答動作をさせる方法として高速応答
が必要な入出力回路のみにハード構成の論理回路を付随
′：８ぜることにより、本来のシーケンスコントローラ
の処理速度に関係なく、その入出力回路の高速化応答を
可能とするものがある。
が必要な入出力回路のみにハード構成の論理回路を付随
′：８ぜることにより、本来のシーケンスコントローラ
の処理速度に関係なく、その入出力回路の高速化応答を
可能とするものがある。
この方法により入出力の両方を備えた回路に対しては高
速化応答が可能であるが、一般的には入出力回路は別々
のモジュールになっていることが多く、本方法は適用し
にくく、全てノーードで構成されているため、処理を変
更するためにはハード構成を変更する必要がある。
速化応答が可能であるが、一般的には入出力回路は別々
のモジュールになっていることが多く、本方法は適用し
にくく、全てノーードで構成されているため、処理を変
更するためにはハード構成を変更する必要がある。
又、別の例としてシーケンスコントローラの入出力部を
形成するカードにＣＰＵを設けることＫより、カードを
高速カウント動作を実行できるように高機能化するもの
がおる。この方法もやはり。
形成するカードにＣＰＵを設けることＫより、カードを
高速カウント動作を実行できるように高機能化するもの
がおる。この方法もやはり。
入出力の両方の回路を備えている必要がおり、入力と出
力が別々のモジュールで構成されている場合には適用し
にくく、高速カウントという所定の動作を行うだけに届
１つている〇 なお、特開昭５９−６２９０７号、特開昭５８−１８６
８０４号公報に示しであるものが公知である。
力が別々のモジュールで構成されている場合には適用し
にくく、高速カウントという所定の動作を行うだけに届
１つている〇 なお、特開昭５９−６２９０７号、特開昭５８−１８６
８０４号公報に示しであるものが公知である。
本発明の目的は、増設ユニットのコントローラ部分にイ
ンテリジェント機能を持たせることＫより、プログラマ
ブルシーケンス制御装置における外部入力信号に対する
外部出力信号までの応答時間を高速にＬ−高速応答ので
きるプログラマブルシーケンス制御装置を提供すること
Ｋある。
ンテリジェント機能を持たせることＫより、プログラマ
ブルシーケンス制御装置における外部入力信号に対する
外部出力信号までの応答時間を高速にＬ−高速応答ので
きるプログラマブルシーケンス制御装置を提供すること
Ｋある。
本発明では増設ユニットのコントローラ部に演算部とそ
の演算部を制御するためのプログラムエリアを付加し基
本ユニットよりのデータを外部に伝える一方、外部から
のデータを基本ユニットへ伝え、さらに、コントローラ
部内部でも必要に応じて演算を行ない、データを外部へ
出力するととＫより、高速応答ができるようにした。
の演算部を制御するためのプログラムエリアを付加し基
本ユニットよりのデータを外部に伝える一方、外部から
のデータを基本ユニットへ伝え、さらに、コントローラ
部内部でも必要に応じて演算を行ない、データを外部へ
出力するととＫより、高速応答ができるようにした。
〔発明の実施例コ
以下本発明の図に示す実施例圧ついて説明する。
基本ユニット８はプロセスの制御手順を表わす複数の命
令によるプログラムを記憶する記憶部８ａと、順次プロ
グラムを読み出してサイクリックに実行する演算部８ｂ
と、プロセスの制御に必要な情報を外部より取り込む入
力部８Ｃと、プログラムを実行することにより得られる
演算結果を外部へ出力する出力部８ｄとを有している〇
増設ユニット３においてコントローラ部は通常、基本ユ
ニット８よりのデータを外部工１０％ジュール１０ａ−
１０ｈに伝送したり、逆に、外部工１０よりのデータを
読み取り、基本ユニット８へそのデータを転送する。
令によるプログラムを記憶する記憶部８ａと、順次プロ
グラムを読み出してサイクリックに実行する演算部８ｂ
と、プロセスの制御に必要な情報を外部より取り込む入
力部８Ｃと、プログラムを実行することにより得られる
演算結果を外部へ出力する出力部８ｄとを有している〇
増設ユニット３においてコントローラ部は通常、基本ユ
ニット８よりのデータを外部工１０％ジュール１０ａ−
１０ｈに伝送したり、逆に、外部工１０よりのデータを
読み取り、基本ユニット８へそのデータを転送する。
増設ユニットコントローラ部１Ｋ、データの一時受は渡
し用のデータ記憶部としてのＲＡＭ２と、増設ユニット
３内のデータの転送を行うマイクロプロセッサ４と、そ
の制御プログラムを格納したプログラム記憶部としての
ＲＯＭ５を全てまとめた、シングルチップマイコン６を
設ける。増設ユニット３内のコントローラ７は、基本ユ
ニット８よりのデータをＲＡＭに書き込むととにより外
部出力データの転送を終了し、外部入力のデータはこの
ＲＡＭ２よりデータを読みとり、基本ユニット８へ転送
する。実際の外部とのデータのやりとりは、このＲＡＭ
２の内容を新忙付加されたマイクロプロセッサ４が転送
することにより出力を行い、ＲＡＭ２に書き込むことに
より入力データの転送を行う。これらの動作を周期的に
行ないながら、ユーザが作成したプログラムをユーザー
プログラム記憶部としてのＲＯＭ９から読み出し外部Ｉ
１０モジュール１０ａ〜１０ｈの状態に従い演算を行な
い、その結果を、基本ユニット８の処理より早く外部出
力へ出力する。
し用のデータ記憶部としてのＲＡＭ２と、増設ユニット
３内のデータの転送を行うマイクロプロセッサ４と、そ
の制御プログラムを格納したプログラム記憶部としての
ＲＯＭ５を全てまとめた、シングルチップマイコン６を
設ける。増設ユニット３内のコントローラ７は、基本ユ
ニット８よりのデータをＲＡＭに書き込むととにより外
部出力データの転送を終了し、外部入力のデータはこの
ＲＡＭ２よりデータを読みとり、基本ユニット８へ転送
する。実際の外部とのデータのやりとりは、このＲＡＭ
２の内容を新忙付加されたマイクロプロセッサ４が転送
することにより出力を行い、ＲＡＭ２に書き込むことに
より入力データの転送を行う。これらの動作を周期的に
行ないながら、ユーザが作成したプログラムをユーザー
プログラム記憶部としてのＲＯＭ９から読み出し外部Ｉ
１０モジュール１０ａ〜１０ｈの状態に従い演算を行な
い、その結果を、基本ユニット８の処理より早く外部出
力へ出力する。
以上により、従来では外部入力信号を基本ユニットへ伝
送しその基本ユニット８内の処理結果に従い外部への出
力信号を出力していたため、外部人力に対する応答に時
間を要していた力（本発明忙より、外部入力信号を基本
ユニット８へ伝送することと平行して増設ユニット内で
も演算を行表いその結果を外部へ出力するため、従来万
式に比較して、外部入力信号に対する応答が高速になる
Ｏ 〔発明の効果〕 本発明によれは、外部の入力信号に対して、高速に外部
へ出力信号を出すという高速応答が可能となり、さらに
高速応答を行なうユーザープログラムを基本ユニットと
は別に持つため、基本ユニットにおけるプログラムが簡
易化する。そして、プログラムが短かくなることＫより
基本ユニットでのプログラム処理に要する時間が短縮さ
れ、プログラマブルシーケンス制御ｋｆｉ１全体として
のスルーブツトが向上する等の効果がある。
送しその基本ユニット８内の処理結果に従い外部への出
力信号を出力していたため、外部人力に対する応答に時
間を要していた力（本発明忙より、外部入力信号を基本
ユニット８へ伝送することと平行して増設ユニット内で
も演算を行表いその結果を外部へ出力するため、従来万
式に比較して、外部入力信号に対する応答が高速になる
Ｏ 〔発明の効果〕 本発明によれは、外部の入力信号に対して、高速に外部
へ出力信号を出すという高速応答が可能となり、さらに
高速応答を行なうユーザープログラムを基本ユニットと
は別に持つため、基本ユニットにおけるプログラムが簡
易化する。そして、プログラムが短かくなることＫより
基本ユニットでのプログラム処理に要する時間が短縮さ
れ、プログラマブルシーケンス制御ｋｆｉ１全体として
のスルーブツトが向上する等の効果がある。
図は高速応答のできる増設ユニットの例ｔ″ちる。
１はコントローラ部、２は共通ＲＡＭ、３は増設ユニッ
ト、４はマイクロプロセッサ、５はシステム用ＲＯＭ、
６はシングルチップマイコン、７は増設コントロール用
工Ｃ１８は基本ユニット、８ａは記憶部、８ｂは演算部
、８Ｃは入力部８ｄは出力瓢 ９はユーザ用ＲＯＭ、１
０ａ 〜１０ｈは工１０モジュール
ト、４はマイクロプロセッサ、５はシステム用ＲＯＭ、
６はシングルチップマイコン、７は増設コントロール用
工Ｃ１８は基本ユニット、８ａは記憶部、８ｂは演算部
、８Ｃは入力部８ｄは出力瓢 ９はユーザ用ＲＯＭ、１
０ａ 〜１０ｈは工１０モジュール
Claims (1)
- プロセスの制御手順を表わす複数の命令によるプログラ
ムを記憶する記憶部と、順次プログラムを読み出してサ
イクリックに実行する演算部と、プロセスの制御に必要
な情報を外部より取り込む入力部と、プログラムを実行
することにより得られる演算結果を外部へ出力する出力
部とからなる基本ユニットと、入力部へ伝える情報を外
部より入力し、出力部よりの情報を外部へ出力する増設
ユニットとを有するものにおいて、増設ユニット内に入
力部へ伝える情報と、出力部よりの情報を一時的に記憶
するデータ記憶部と、入力部への情報を外部より取り込
みデータ記憶部へ記憶させ、出力部よりのデータをデー
タ記憶部より外部へ出力するマイクロプロセッサーと、
マイクロプロセッサーを制御するためのプログラムを記
憶するプログラム記憶部と、ユーザがプログラムしたプ
ログラムを記憶するユーザプログラム記憶部とを持ち、
外部入力に対して、基本ユニットで処理を行わずに、増
設ユニット側で応答を行うことを特徴とするシーケンス
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10580785A JPS61264405A (ja) | 1985-05-20 | 1985-05-20 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10580785A JPS61264405A (ja) | 1985-05-20 | 1985-05-20 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264405A true JPS61264405A (ja) | 1986-11-22 |
Family
ID=14417376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10580785A Pending JPS61264405A (ja) | 1985-05-20 | 1985-05-20 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264405A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989001656A1 (en) * | 1987-08-12 | 1989-02-23 | Fanuc Ltd | High-speed input/output module and plc apparatus |
| CN103984258A (zh) * | 2014-03-31 | 2014-08-13 | 广东顺德伯纳德数控设备有限公司 | 基于单片机开发的工业自动化控制方法及系统 |
-
1985
- 1985-05-20 JP JP10580785A patent/JPS61264405A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989001656A1 (en) * | 1987-08-12 | 1989-02-23 | Fanuc Ltd | High-speed input/output module and plc apparatus |
| CN103984258A (zh) * | 2014-03-31 | 2014-08-13 | 广东顺德伯纳德数控设备有限公司 | 基于单片机开发的工业自动化控制方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5265005A (en) | Processor for a programmable controller | |
| JP2829091B2 (ja) | データ処理システム | |
| US5175820A (en) | Apparatus for use with a computing device controlling communications with a plurality of peripheral devices including a feedback bus to indicate operational modes | |
| JPH01295355A (ja) | マルチマスタバス用割込制御回路 | |
| JPS61264405A (ja) | シ−ケンス制御装置 | |
| EP0473086B1 (en) | Processor for a programmable controller | |
| EP0299075A1 (en) | Processing unit having at least one coprocessor | |
| EP0473279B1 (en) | Communication control apparatus for computing systems | |
| JPS6236580B2 (ja) | ||
| WO1989012854A1 (en) | Operation processing unit | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPS54145447A (en) | Input-output control system | |
| JPS5654509A (en) | Sequence controller | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS58208806A (ja) | シ−ケンス制御装置 | |
| JP2000172307A (ja) | プロセスデータ収集装置の更新方法 | |
| JPS6341970A (ja) | マイクロコンピユ−タシステム | |
| JPS62168257A (ja) | メモリを共用するマルチプロセツサシステム | |
| KR830001847B1 (ko) | 복수의 마이크로세서를 제어하는 시스템 | |
| JPS61224063A (ja) | デ−タ転送制御装置 | |
| JPH0792783B2 (ja) | Ｉｏモジュ−ル制御方式 | |
| JPH0259834A (ja) | 入出力制御装置 | |
| JPS63231659A (ja) | マイクロコンピユ−タ・システム | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| TW330260B (en) | Jumperless add-on card architecture and self setup and diagnosis method |