JPH05165758A - 入出力装置のアドレス設定方式 - Google Patents
入出力装置のアドレス設定方式Info
- Publication number
- JPH05165758A JPH05165758A JP32933391A JP32933391A JPH05165758A JP H05165758 A JPH05165758 A JP H05165758A JP 32933391 A JP32933391 A JP 32933391A JP 32933391 A JP32933391 A JP 32933391A JP H05165758 A JPH05165758 A JP H05165758A
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- output device
- data
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】入出力装置のアドレスを自動的に設定する。
【構成】入出力装置のアドレスをメモリ上にマッピング
して入出力を行うシステムにおいて、システム立ち上げ
時に、中央処理装置１から設定用のアドレスを用いてデ
ィジーチェーン状のデータ線７上にアドレス設定データ
（入出力装置を配置するアドレス）を送出する。入出力
装置２から５は上流から受け取った設定データによって
自装置のアドレス設定を行い、設定データにアドレスの
加算を行った後、データを下流に送出し、入出力装置２
から５まで同様のことを繰り返して各入出力装置のアド
レスをメモリ上にマッピングする。 【効果】上記により、アドレスの二重割当等の間違いを
なくし、入出力装置が追加された場合に再度メモリ上の
入出力装置のアドレスのマッピングを再設定する手間を
省くことが出来る。
して入出力を行うシステムにおいて、システム立ち上げ
時に、中央処理装置１から設定用のアドレスを用いてデ
ィジーチェーン状のデータ線７上にアドレス設定データ
（入出力装置を配置するアドレス）を送出する。入出力
装置２から５は上流から受け取った設定データによって
自装置のアドレス設定を行い、設定データにアドレスの
加算を行った後、データを下流に送出し、入出力装置２
から５まで同様のことを繰り返して各入出力装置のアド
レスをメモリ上にマッピングする。 【効果】上記により、アドレスの二重割当等の間違いを
なくし、入出力装置が追加された場合に再度メモリ上の
入出力装置のアドレスのマッピングを再設定する手間を
省くことが出来る。
Description
【０００１】
【産業上の利用分野】本発明は、アドレス設定方式に関
し、特に入出力装置のアドレスをメモリ上にマッピング
（配置）して入出力を行うシステムにおける入出力装置
のアドレス設定方式に関する。
し、特に入出力装置のアドレスをメモリ上にマッピング
（配置）して入出力を行うシステムにおける入出力装置
のアドレス設定方式に関する。
【０００２】
【従来の技術】従来の入出力装置のアドレス設定方式と
しては、スイッチ設定等によって入出力装置のアドレス
を設定する方法がある。
しては、スイッチ設定等によって入出力装置のアドレス
を設定する方法がある。
【０００３】
【発明が解決しようとする課題】上述した従来の入出力
装置のアドレスの設定方式は、スイッチで設定するた
め、設定ミス等によりアドレスの二重割当等の間違いが
発生する場合がある。また、新しい入出力装置を追加す
る度に他の入出力装置のアドレスをチェックし、他の入
出力装置のアドレスと重ならないようにアドレスを設定
してやらなければならず、設定に時間がかかり、また、
間違いを起こしやすいという欠点がある。本発明の目的
は、システム立ち上げ時に、中央処理装置１から設定用
のアドレスを用いてディジーチェーン状のデータ線７上
にアドレス設定データ（入出力装置を配置するアドレ
ス）を送出し、入出力装置２から５は上流から受け取っ
た設定データによって自装置のアドレス設定を行い、設
定データにアドレスの加算を行った後、データを下流に
送出し、入出力装置２から５まで同様のことを繰り返し
て各入出力装置のアドレスをメモリ上に自動的にマッピ
ングすることにより、上記の欠点を解消し、アドレスの
二重割当等の間違いをなくし、入出力装置が追加された
場合に再度メモリ上の入出力装置のアドレスのマッピン
グを再設定する手間を省くことが出来る入出力装置のア
ドレス設定方式を提供することにある。
装置のアドレスの設定方式は、スイッチで設定するた
め、設定ミス等によりアドレスの二重割当等の間違いが
発生する場合がある。また、新しい入出力装置を追加す
る度に他の入出力装置のアドレスをチェックし、他の入
出力装置のアドレスと重ならないようにアドレスを設定
してやらなければならず、設定に時間がかかり、また、
間違いを起こしやすいという欠点がある。本発明の目的
は、システム立ち上げ時に、中央処理装置１から設定用
のアドレスを用いてディジーチェーン状のデータ線７上
にアドレス設定データ（入出力装置を配置するアドレ
ス）を送出し、入出力装置２から５は上流から受け取っ
た設定データによって自装置のアドレス設定を行い、設
定データにアドレスの加算を行った後、データを下流に
送出し、入出力装置２から５まで同様のことを繰り返し
て各入出力装置のアドレスをメモリ上に自動的にマッピ
ングすることにより、上記の欠点を解消し、アドレスの
二重割当等の間違いをなくし、入出力装置が追加された
場合に再度メモリ上の入出力装置のアドレスのマッピン
グを再設定する手間を省くことが出来る入出力装置のア
ドレス設定方式を提供することにある。
【０００４】
【課題を解決するための手段】本発明の入出力装置のア
ドレス設定方式は、複数の入出力装置を有し、各入出力
装置のアドレスを中央処理装置のメモリ上にマッピング
して入出力を行うシステムの入出力装置のアドレス設定
方式において、システム立ち上げ時に、中央処理装置か
らアドレス設定用のデータを各入出力装置に送り、各入
出力装置において設定データから自己のアドレスを設定
し、ディジーチェーン状に他の入出力装置とアドレスが
重ならないようにデータを加工しながら順番に各入出力
装置へ送り、各入出力装置自身のアドレスを設定してい
くことによって中央処理装置のメモリ上にマッピングさ
れている。
ドレス設定方式は、複数の入出力装置を有し、各入出力
装置のアドレスを中央処理装置のメモリ上にマッピング
して入出力を行うシステムの入出力装置のアドレス設定
方式において、システム立ち上げ時に、中央処理装置か
らアドレス設定用のデータを各入出力装置に送り、各入
出力装置において設定データから自己のアドレスを設定
し、ディジーチェーン状に他の入出力装置とアドレスが
重ならないようにデータを加工しながら順番に各入出力
装置へ送り、各入出力装置自身のアドレスを設定してい
くことによって中央処理装置のメモリ上にマッピングさ
れている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例の入出力装置のア
ドレス設定方式を使用したシステムの構成図である。
ドレス設定方式を使用したシステムの構成図である。
【０００７】図１において、中央処理装置１は、システ
ム立ち上げ時に設定データを送出する機能と入出力装置
２〜５からの割込を受け付けること出来る機能を備えて
いる。入出力装置２〜５は、上流（中央処理装置１に近
い入出力装置）から送られて来る設定データを受け取
り、入出力装置自身のアドレスをメモリ上に配置する機
能と、そのデータを加工して下流（中央処理装置１から
遠い入出力装置）に送出する機能とを有している。シス
テムバス６はアドレス線、割込線等を含み、データ線７
はデイジーチェーン状となったデータ線（データ線の制
御線を含む）である。つまり、データ線７は、中央処理
装置１と入出力装置２、入出力装置２と入出力装置３、
入出力装置３と入出力装置４、入出力装置４と入出力装
置５間のみ接続されており、通常、各入出力装置はシス
テムバス６上のアドレスによって自身が指定されていな
い場合は、上流から受け取ったデータをそのまま下流に
送出する。まず、システム内で、アドレス設定データを
送るためのアドレスを設定しておく（例えば最下位アド
レス、オールＦ等）。中央処理装置１は、システムバス
６上のアドレス線にこのアドレス設定データ用のアドレ
スを送出し、データ線７上に最上流の入出力装置２のメ
モリ上の先頭アドレスを含むアドレス設定データを送出
する。アドレス設定データ用のアドレスの場合、全ての
入出力装置２〜５は、自装置が指定されていると判断
し、上流から送られてきたデータをアドレス設定データ
として取り込む。最初に、中央処理装置１からデータを
受け取った入出力処理装置２は、アドレス設定データで
あると判断し、データに含まれるアドレスから自装置の
アドレスを入出力装置２のメモリ上に配置する。尚、デ
ータ有効信号もデイジーチェーン状にしているため、他
の入出力装置３〜５はデータ有効信号がアサインされる
までデータを受け取らない。そして、入出力装置２は自
装置のメモリ分のアドレスを受け取った設定データ中の
アドレスに加えて下流の装置（入出力装置３）に送出す
る。入出力装置３は、同様に送られてきたデータ（先頭
アドレスに入力装置２のメモリ分加わったアドレス）を
自装置の先頭アドレスとして自装置をメモリ上に配置す
る。そして、上流から送られてきたアドレスにさらに自
装置のメモリ分のアドレスを加えて下流に送出する。
ム立ち上げ時に設定データを送出する機能と入出力装置
２〜５からの割込を受け付けること出来る機能を備えて
いる。入出力装置２〜５は、上流（中央処理装置１に近
い入出力装置）から送られて来る設定データを受け取
り、入出力装置自身のアドレスをメモリ上に配置する機
能と、そのデータを加工して下流（中央処理装置１から
遠い入出力装置）に送出する機能とを有している。シス
テムバス６はアドレス線、割込線等を含み、データ線７
はデイジーチェーン状となったデータ線（データ線の制
御線を含む）である。つまり、データ線７は、中央処理
装置１と入出力装置２、入出力装置２と入出力装置３、
入出力装置３と入出力装置４、入出力装置４と入出力装
置５間のみ接続されており、通常、各入出力装置はシス
テムバス６上のアドレスによって自身が指定されていな
い場合は、上流から受け取ったデータをそのまま下流に
送出する。まず、システム内で、アドレス設定データを
送るためのアドレスを設定しておく（例えば最下位アド
レス、オールＦ等）。中央処理装置１は、システムバス
６上のアドレス線にこのアドレス設定データ用のアドレ
スを送出し、データ線７上に最上流の入出力装置２のメ
モリ上の先頭アドレスを含むアドレス設定データを送出
する。アドレス設定データ用のアドレスの場合、全ての
入出力装置２〜５は、自装置が指定されていると判断
し、上流から送られてきたデータをアドレス設定データ
として取り込む。最初に、中央処理装置１からデータを
受け取った入出力処理装置２は、アドレス設定データで
あると判断し、データに含まれるアドレスから自装置の
アドレスを入出力装置２のメモリ上に配置する。尚、デ
ータ有効信号もデイジーチェーン状にしているため、他
の入出力装置３〜５はデータ有効信号がアサインされる
までデータを受け取らない。そして、入出力装置２は自
装置のメモリ分のアドレスを受け取った設定データ中の
アドレスに加えて下流の装置（入出力装置３）に送出す
る。入出力装置３は、同様に送られてきたデータ（先頭
アドレスに入力装置２のメモリ分加わったアドレス）を
自装置の先頭アドレスとして自装置をメモリ上に配置す
る。そして、上流から送られてきたアドレスにさらに自
装置のメモリ分のアドレスを加えて下流に送出する。
【０００８】以下同様に入出力装置４，５のメモリ上へ
の配置を行う。最下流の入出力装置５は、同様に自装置
の設定を行なった後、下流にデータを送出し、応答が返
って来なければ、自装置が最下流であると判断する。そ
の後、割込を発生し、中央処理装置１にアドレスの設定
が終了したことを通知する。
の配置を行う。最下流の入出力装置５は、同様に自装置
の設定を行なった後、下流にデータを送出し、応答が返
って来なければ、自装置が最下流であると判断する。そ
の後、割込を発生し、中央処理装置１にアドレスの設定
が終了したことを通知する。
【０００９】
【発明の効果】以上説明したように、本発明の入出力装
置のアドレス設定方式は、中央処理装置１から設定用の
アドレスを用いてディジーチェーン状のデータ線７上に
アドレス設定データ（入出力装置を配置するアドレス）
を送出し、入出力装置２から５は上流から受け取った設
定データによって自装置のアドレス設定を行い、設定デ
ータにアドレスの加算を行った後、データを下流に送出
し、入出力装置２から５まで同様のことを繰り返して自
動的に入出力装置をメモリ上にマッピングすることによ
り、アドレスの二重割当等の間違いをなくし、入出力装
置が追加された場合に再度メモリ上の入出力装置のアド
レスのマッピングを再設定する手間を省くことが出来る
という効果がある。
置のアドレス設定方式は、中央処理装置１から設定用の
アドレスを用いてディジーチェーン状のデータ線７上に
アドレス設定データ（入出力装置を配置するアドレス）
を送出し、入出力装置２から５は上流から受け取った設
定データによって自装置のアドレス設定を行い、設定デ
ータにアドレスの加算を行った後、データを下流に送出
し、入出力装置２から５まで同様のことを繰り返して自
動的に入出力装置をメモリ上にマッピングすることによ
り、アドレスの二重割当等の間違いをなくし、入出力装
置が追加された場合に再度メモリ上の入出力装置のアド
レスのマッピングを再設定する手間を省くことが出来る
という効果がある。
【図１】本発明の一実施例の入出力装置のアドレス設定
方式を使用したシステムの構成図である。
方式を使用したシステムの構成図である。
１ 中央処理装置 ２〜５ 入出力装置 ６ システムバス
Claims (1)
- 【請求項１】 複数の入出力装置を有し、各入出力装置
のアドレスを中央処理装置のメモリ上にマッピングして
入出力を行うシステムの入出力装置のアドレス設定方式
において、前記システム立ち上げ時に、前記中央処理装
置からアドレス設定用のデータを前記各入出力装置に送
り、前記各入出力装置において前記設定データから自己
のアドレスを設定し、ディジーチェーン状に他の入出力
装置とアドレスが重ならないようにデータを加工しなが
ら順番に前記各入出力装置へ送り、前記各入出力装置自
身のアドレスを設定していくことによって前記中央処理
装置のメモリ上にマッピングされることを特徴とする入
出力装置のアドレス設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32933391A JPH05165758A (ja) | 1991-12-13 | 1991-12-13 | 入出力装置のアドレス設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32933391A JPH05165758A (ja) | 1991-12-13 | 1991-12-13 | 入出力装置のアドレス設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05165758A true JPH05165758A (ja) | 1993-07-02 |
Family
ID=18220282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32933391A Withdrawn JPH05165758A (ja) | 1991-12-13 | 1991-12-13 | 入出力装置のアドレス設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05165758A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105121A (ja) * | 1993-09-30 | 1995-04-21 | Nabco Ltd | 分散制御装置 |
| JP2011181392A (ja) * | 2010-03-02 | 2011-09-15 | Oki Semiconductor Co Ltd | 電圧監視システム、電圧監視装置及び情報設定方法 |
| WO2014038081A1 (ja) | 2012-09-10 | 2014-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電池電圧監視装置 |
-
1991
- 1991-12-13 JP JP32933391A patent/JPH05165758A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105121A (ja) * | 1993-09-30 | 1995-04-21 | Nabco Ltd | 分散制御装置 |
| JP2011181392A (ja) * | 2010-03-02 | 2011-09-15 | Oki Semiconductor Co Ltd | 電圧監視システム、電圧監視装置及び情報設定方法 |
| WO2014038081A1 (ja) | 2012-09-10 | 2014-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電池電圧監視装置 |
| JP5905588B2 (ja) * | 2012-09-10 | 2016-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電池電圧監視装置 |
| US9564765B2 (en) | 2012-09-10 | 2017-02-07 | Renesas Electronics Corporation | Semiconductor device and battery voltage monitoring device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845433B2 (ja) | 集積回路装置 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH05165758A (ja) | 入出力装置のアドレス設定方式 | |
| JPH0237600A (ja) | 読取り専用記憶装置の試験方法とその方法を実行するデバイス | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JP2551054B2 (ja) | 入出力系再構成処理装置 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JPS6239792B2 (ja) | ||
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JPS6243408Y2 (ja) | ||
| JP2667285B2 (ja) | 割込制御装置 | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPS5965354A (ja) | 処理要求受付の優先順位制御方式 | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JPS58101361A (ja) | デ−タ処理装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| CN117762701A (zh) | 芯片、部件调试方法、装置、计算机设备、存储介质 | |
| JPS62184542A (ja) | 割込み装置 | |
| JP2821218B2 (ja) | キーボードおよび情報処理装置 | |
| JP2707308B2 (ja) | 多目的プロセッサおよび多目的プロセッサを備えたデータ処理システム | |
| JPS62203256A (ja) | 計算機システムの周辺装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |