JPH09251387A

JPH09251387A - 割り込み要求優先順位決定回路

Info

Publication number: JPH09251387A
Application number: JP6153696A
Authority: JP
Inventors: Motoshi Kitao; 元志北尾; Makoto Fujiwara; 誠藤原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-03-18
Filing date: 1996-03-18
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】回路規模を小さくし、優先順位の変更を容易
にすること。【解決手段】複数の割り込み要求のそれぞれが発生し
たか否かを示す複数の割り込み要求信号を格納する割り
込み要求レジスタ１１と、その複数の割り込み要求信号
とグループ間優先順位に従って、発生した割り込み要求
に対応するグループのうち最も高い優先順位を有するグ
ループの１つを決定するグループ間優先順位決定回路１
３と、その複数の割り込み要求信号とグループ内優先順
位に従って、その複数のグループのそれぞれにおいて、
発生した割り込み要求のうち最も高い優先順位を有する
割り込み要求の１つを決定するグループ内優先順位決定
回路１２と、グループ間優先順位決定回路１３によって
決定されたグループと、グループ内優先順位決定回路１
２によって決定された割り込み要求とに基づいて、その
複数の割り込み要求のうち最も高い優先順位を有する割
り込み要求の１つを決定する最終優先順位決定回路１４
とを備えている割り込み要求優先順位決定回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の割り込み要
求が同時に発生した場合に多重割り込み処理を実行する
マイクロコンピュータにおいて、複数の割り込み要求の
うち最も高い優先順位を有する割り込み要求の１つを決
定する割り込み要求優先順位決定回路に関する。

【０００２】

【従来の技術】近年の集積回路の製造技術の進歩によ
り、シングルチップマイクロコンピュ一夕の高性能化も
著しく、タイマー、カウンタ、Ａ／Ｄコンバータ、シリ
アルコミニュケーション等の周辺機能も、ますます高性
能化、高機能化している。このため、シングルチップマ
イクロコンピュータは、上述したような周辺機能からの
種々の処理要求が同時に発生した場合に効率的に処理が
できることが望まれており、その必要性が高くなってき
ている。

【０００３】優先順位に従って割り込み要求を処理する
従来の回路としては、例えば、特開昭５９−２１８５６
１号公報、特開平２−２０２６３４号公報、特開平４−
１２８９３４号公報に示される回路がある。これらの回
路では、割り込み要求の１つ１つに優先順位を割り当
て、割り当てた優先順位をもとに優先順位の高い割り込
み処理をデコーダ等の論理回路により順次処理すること
により、多重割り込み処理の効率化を図っていた。

【０００４】

【発明が解決しようとする課題】同時に複数の割り込み
が発生することに対応するためには、上述した公開特許
公報に示されるように、割り込み要求の優先順位を変更
するための回路を内蔵させればよい。しかし、割り込み
要求の優先順位は複数のビットデータで指定されるため
に、割り込み要求の数が増加するにつれて割り込み要求
の優先順位の判定を行う回路の規模が大きくなる。

【０００５】近年のシングルチップマイクロコンピュー
タでは、割り込み要求の数が２０〜３０個になるものも
ある。上述した公開特許公報に示される従来の技術によ
れば、割り込み要求の数が増加するにつれて割り込み要
求の優先順位を変更する回路の規模は無視できない程大
きなものとなってしまう。

【０００６】例えば、特開平２−２０２６３４号公報に
示される従来の技術によれば、優先順位を設定すべき割
り込み要求の数が２倍になればその優先順位を変更する
回路の規模は２倍以上となる。

【０００７】また、特開平４−１２８９３４号公報に示
される従来の技術によれば、優先順位を設定すべき割り
込み要求の数が２倍になればその優先順位を変更する回
路の規模は２の２乗になってしまうことがわかる。

【０００８】また、特開昭５９−２１８５６１号公報に
示される従来の技術によれば、優先順位を変更する回路
がデコーダにより構成されている点から考えて、優先順
位を設定すべき割り込み要求の数が２倍になればその回
路の規模は２倍以上になると考えられる。

【０００９】このように優先順位を持たせて多重割り込
み処理を行う場合に、割り込み要求の数の増加による回
路規模の増大化の問題を解決する必要がある。

【００１０】また、ソフトウェア開発時においても、割
り込み要求の数の増加により優先順位変更の際に設定を
間違う可能性が増加することがあげられる。

【００１１】シングルチップマイクロコンピュータに内
蔵される周辺機能の増加に伴い、割り込み要求の数も増
加の傾向にある。このような割り込み要求の中には、個
々の機能ブロックの詳細な情報をマイクロプロセッサに
知らせる役割を果たすものもある。このような割り込み
要求には他の割り込み要求と異なる優先順位を設定する
必要がない。例えば、シリアルコミニュケションを処理
する機能ブロックからは、通常、受信終了、受信エラ
ー、送信終了等の割り込み要求が出力される。この場
合、受信終了と受信エラーとは、いずれも、その機能ブ
ロックの詳細な情報をマイクロプロセッサーに知らせる
役割を果たすものであり、受信終了の優先順位と受信エ
ラーの優先順位とを区別する必要はない。このように、
複数の割り込み要求のすべてに対して異なる優先順位を
設定する必要は必ずしもない。

【００１２】本発明は、このような状況に鑑み、複数の
割り込み要求をグループ化し、グループ間の優先順位と
グループ内の優先順位とを併用することにより、回路規
模が小さく、かつ、優先順位の変更が容易な、割り込み
要求優先順位決定回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明の要求優先順位決
定回路は、複数の割り込み要求のうち最も高い優先順位
を有する割り込み要求の１つを決定する割り込み要求優
先順位決定回路であって、該複数の割り込み要求は複数
のグループに分類され、該複数のグループのそれぞれに
はグループ間優先順位が予め設定され、同一のグループ
に分類される割り込み要求のそれぞれにはグループ内優
先順位が予め設定され、該割り込み要求優先順位決定回
路は、該複数の割り込み要求のそれぞれが発生したか否
かを示す複数の割り込み要求信号を格納する格納手段
と、該複数の割り込み要求信号と該グループ間優先順位
に従って、発生した割り込み要求に対応するグループの
うち最も高い優先順位を有するグループの１つを決定す
るグループ間優先順位決定手段と、該複数の割り込み要
求信号と該グループ内優先順位に従って、該複数のグル
ープのそれぞれにおいて、発生した割り込み要求のうち
最も高い優先順位を有する割り込み要求の１つを決定す
るグループ内優先順位決定手段と、該グループ間優先順
位決定手段によって決定されたグループと、該グループ
内優先順位決定手段によって決定された割り込み要求と
に基づいて、該複数の割り込み要求のうち最も高い優先
順位を有する割り込み要求の１つを決定する最終優先順
位決定手段とを備えており、これにより上記目的が達成
される。

【００１４】前記割り込み要求優先順位決定回路は、前
記最終優先順位決定手段によって決定された割り込み要
求に基づいて、割り込みベクターを出力する割り込みベ
クター出力手段をさらに備えていてもよい。

【００１５】前記グループ間優先順位決定手段は、前記
複数のグループのそれぞれに予め設定された前記グルー
プ間優先順位を変更する変更手段をさらに備えていても
よい。

【００１６】前記グループ内優先順位決定手段は、前記
複数の割り込み要求のうち少なくとも１つの割り込み要
求が発生したか否かを検出する検出手段をさらに備えて
いてもよい。

【００１７】前記最終優先順位決定手段は、割り込みア
クノリッジ信号に応答して、前記複数の割り込み要求の
うち最も高い優先順位を有する割り込み要求の１つを決
定してもよい。

【００１８】前記グループ間優先順位決定手段は、発生
した割り込み要求に対応するグループに予め設定されて
いるグループ間優先順位のうち最も高いグループ間優先
順位を決定する最上位優先順位決定手段と、該最上位優
先順位決定手段によって決定されたグループ間優先順位
と同一のグループ間優先順位を有する少なくとも１つの
グループを決定する最上位グループ決定手段と、該最上
位グループ決定手段によって決定された少なくとも１つ
のグループのうち１つのグループを選択する最終グルー
プ選択手段とを備えていてもよい。

【００１９】前記グループ間優先順位決定手段は、前記
最上位優先順位決定手段によって決定された優先順位
と、マイクロプロセッサが受付可能である優先順位とを
比較する優先順位比較手段とをさらに備えていてもよ
い。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００２１】一般に、マイクロコンピュータによってプ
ログラムが実行されている間に、割り込み要求がしばし
ば発生する。特に、複数の割り込み要求（例えば、外部
割り込み要求、タイマ割り込み要求、Ａ／Ｄ割り込み要
求など）が同時に発生することもしばしばである。複数
の割り込み要求が同時に発生した場合、マイクロコンピ
ュータは、どの割り込み要求を優先的に処理するかを決
定する必要がある。

【００２２】図１は、本発明による割り込み要求優先順
位決定回路の概略構成を示す。割り込み要求優先順位決
定回路は、マイクロコンピュータに内蔵され、複数の割
り込み要求のうちどの割り込み要求を優先的に処理すべ
きかを決定する。

【００２３】複数の割り込み要求は複数のグループに分
類されている。その複数のグループのそれぞれにはグル
ープ間優先順位が予め設定される。グループ間優先順位
は、複数のグループのうちどのグループに属する割り込
み要求を優先的に処理すべきかを規定する。

【００２４】同一のグループに分類される割り込み要求
のそれぞれにはグループ内優先順位が予め設定される。
グループ内優先順位は、複数のグループのそれぞれにお
いて、どの割り込み要求を優先的に処理すべきかを規定
する。

【００２５】以下、割り込み要求優先順位決定回路の動
作を説明する。

【００２６】割り込み要求レジスタ１１には、複数の割
り込み要求信号が入力され、格納される。複数の割り込
み要求信号は、対応する割り込み要求が発生したか否か
を示す。割り込み要求レジスタ１１に格納された複数の
割り込み要求信号は、グループ内優先順位決定回路１２
とグループ間優先順位決定回路１３とに供給される。

【００２７】グループ内優先順位決定回路１２は、割り
込み要求レジスタ１１から複数の割り込み要求信号を受
け取る。グループ内優先順位決定回路１２は、複数の割
り込み要求信号と予め設定されたグループ内優先順位と
に従って、複数のグループのそれぞれにおいて、発生し
た割り込み要求のうち最も高い優先順位を有する割り込
み要求の１つを決定する。グループ内優先順位決定回路
１２によって決定された割り込み要求を示す情報が最終
優先順位決定回路１４に出力される。

【００２８】グループ間優先順位決定回路１３は、割り
込み要求レジスタ１１から複数の割り込み要求信号を受
け取る。グループ間優先順位決定回路１３は、複数の割
り込み要求信号と予め設定されたグループ間優先順位と
に従って、発生した割り込み要求に対応するグループの
うち最も高い優先順位を有するグループの１つを決定す
る。グループ間優先順位決定回路１３によって決定され
たグループを示す情報が最終優先順位決定回路１４に出
力される。

【００２９】最終優先順位決定回路１４は、グループ間
優先順位決定回路１３によって決定されたグループと、
グループ内優先順位決定回路１２によって決定された割
り込み要求とに基づいて、複数の割り込み要求のうち最
も高い優先順位を有する割り込み要求の１つを決定す
る。最終優先順位決定回路１４によって決定された割り
込み要求を示す情報がベクター出力回路１５に出力され
る。

【００３０】ベクター出力回路１５は、最終優先順位決
定回路１４の出力に基づいて、割り込み要求に対応する
ベクターをマイクロプロセッサーに出力する。

【００３１】図２は、上述した割り込み要求優先順位決
定回路の動作をフローチャートの形式で示したものであ
る。

【００３２】（実施の形態１）図３は、本発明による割
り込み要求優先順位決定回路１の詳細な構成を示す。な
お、図１に示す構成要素と同一の構成要素には同一の番
号を付している。

【００３３】図３に示す例では、割り込み要求優先順位
決定回路１には１６個の割り込み要求信号が入力され
る。このような割り込み要求信号は、シングルチップマ
イクロコンピュータに内蔵されている周辺機能によって
生成される。割り込み要求信号は、通常、割り込み要因
ごとに生成される。１６個の割り込み要求信号をＩＮＴ
０〜ＩＮＴ１５と表す。１６個の割り込み要求信号ＩＮ
Ｔ０〜ＩＮＴ１５は、割り込み要求レジスタ１１に入力
され、そこに格納される。本発明は、割り込み要求信号
の数には限定されない。任意の数の割り込み要求信号に
対して本発明を適用することができる。

【００３４】また、図３に示す例では、１６個の割り込
み要求信号ＩＮＴ０〜ＩＮＴ１５は、グループＡからグ
ループＤの４つのグループに分類されている。割り込み
要求信号ＩＮＴ０〜ＩＮＴ３はグループＡに分類され
る。割り込み要求信号ＩＮＴ４〜ＩＮＴ７はグループＢ
に分類される。割り込み要求信号ＩＮＴ８〜ＩＮＴ１１
はグループＣに分類される。割り込み要求信号ＩＮＴ１
２〜ＩＮＴ１５はグループＤに分類される。本発明は、
グループの数には限定されない。任意の数のグループに
分類された割り込み要求信号に対して本発明を適用する
ことができる。

【００３５】グループＡからグループＤには、グループ
間優先順位として値”１”、”３”、”２”、”２”が
それぞれ予め設定されている。この例では、グループ間
優先順位の値が大きいほど優先順位が高いと仮定する。
異なるグループに同一の値を有するグループ間優先順位
を予め設定することも可能である。これらのグループ間
優先順位は、後述される優先順位設定レジスタ３２に格
納される。グループ間優先順位は、優先順位設定レジス
タ３２に格納される値を変更することにより変更するこ
とが可能である。典型的には、グループ間優先順位は、
正の整数によって表現される。

【００３６】グループＡに分類される割り込み要求信号
ＩＮＴ０〜ＩＮＴ３のそれぞれには、グループ内優先順
位が予め設定されている。グループ内優先順位は、ハー
ドウェアで固定されたものであり変更はできない。

【００３７】図３に示す例では、グループＡにおけるグ
ループ内優先順位の大きさは、（最低）ＩＮＴ０＜ＩＮ
Ｔ１＜ＩＮＴ２＜ＩＮＴ３（最高）という関係を満た
す。同様にして、グループＢにおけるグループ内優先順
位の大きさは、（最低）ＩＮＴ４＜ＩＮＴ５＜ＩＮＴ６
＜ＩＮＴ７（最高）という関係を満たす。グループＣに
おけるグループ内優先順位の大きさは、（最低）ＩＮＴ
８＜ＩＮＴ９＜ＩＮＴ１０＜ＩＮＴ１１（最高）という
関係を満たす。グループＤにおけるグループ内優先順位
の大きさは、（最低）ＩＮＴ１２＜ＩＮＴ１３＜ＩＮＴ
１４＜ＩＮＴ１５（最高）という関係を満たす。

【００３８】以下、割り込み要求レジスタ１１に格納さ
れる割り込み要求信号ＩＮＴ０〜ＩＮＴ１５の値が”１
００１／００００／０１００／０１００”であると仮定
する。この場合、グループＡの割り込み要求信号ＩＮＴ
０〜ＩＮＴ３の値は、それぞれ”１”、”０”、”
０”、”１”であり、グループＢの割り込み要求信号Ｉ
ＮＴ４〜ＩＮＴ７の値は、それぞれ”０”、”０”、”
０”、”０”であり、グループＣの割り込み要求信号Ｉ
ＮＴ８〜ＩＮＴ１１の値は、それぞれ”０”、”
１”、”０”、”０”であり、グループＤの割り込み要
求信号ＩＮＴ１２〜ＩＮＴ１５の値は、それぞれ”
０”、”１”、”０”、”０”である。割り込み要求信
号の値が”１”であることは、対応する割り込み要求が
発生したことを示す。割り込み要求信号の値が”０”で
あることは、対応する割り込み要求が発生していないこ
とを示す。このような割り込み要求信号の値は、割り込
み要求優先順位決定回路１がアクティブ状態となった時
に割り込み要求レジスタ１１に設定される。

【００３９】割り込み要求レジスタ１１に格納される割
り込み要求信号ＩＮＴ０〜ＩＮＴ１５は、グループ内優
先順位決定回路１２とグループ間優先順位決定回路１３
とに入力される。

【００４０】グループ間優先順位決定回路１３は、優先
順位設定レジスタ３２と最上位優先順位決定回路３３と
最上位グループ決定回路３４と最終グループ選択回路３
５とを含んでいる。

【００４１】割り込み要求信号ＩＮＴ０〜ＩＮＴ１５
は、優先順位設定レジスタ３２に入力される。上述した
ように、優先順位設定レジスタ３２にはグループ間優先
順位として”１”（グループＡ）、”３”（グループ
Ｂ）、”２”（グループＣ）、”２”（グループＤ）が
予め格納されている。優先順位設定レジスタ３２は、グ
ループＡからグループＤのそれぞれが値”１”を有する
割り込み要求信号を含んでいるか否かを判定する。ある
グループが値”１”を有する割り込み要求信号を含んで
いると判定された場合には、優先順位設定レジスタ３２
に格納されているそのグループに対応するグループ間優
先順位の値が有効となる。この場合、優先順位設定レジ
スタ３２は、そのグループに対応する有効なグループ間
優先順位を出力する。あるグループが値”１”を有する
割り込み要求信号を含んでいないと判定された場合に
は、優先順位設定レジスタ３２に格納されているそのグ
ループに対応するグループ間優先順位の値は無効状態と
なる。この場合、優先順位設定レジスタ３２は、値”
０”を出力する。

【００４２】例えば、割り込み要求信号ＩＮＴ０〜ＩＮ
Ｔ１５の値が”１００１／００００／０１００／０１０
０”である場合には、優先順位設定レジスタ３２は、グ
ループＡ〜Ｄに対応する出力Ｄ１〜Ｄ４として、値”
１”、”０”、”２”、”２”をそれぞれ出力する。優
先順位設定レジスタ３２からの出力Ｄ１〜Ｄ４は、最上
位優先順位決定回路３３と最上位グループ決定回路３４
とに入力される。

【００４３】最上位優先順位決定回路３３は、優先順位
設定レジスタ３２からの出力Ｄ１〜Ｄ４のうち最も大き
い値を決定し、その値を出力Ｅとして最上位グループ決
定回路３４に出力する。例えば、出力Ｄ１〜Ｄ４の値が
それぞれ”１”、”０”、”２”、”２”である場合に
は、最上位優先順位決定回路３３は、出力Ｅとして値”
２”を最上位グループ決定回路３４に出力する。

【００４４】最上位グループ決定回路３４は、最上位優
先順位決定回路３３からの出力Ｅの値と、優先順位設定
レジスタ３２からの出力Ｄ１〜Ｄ４の値とを比較する。
出力Ｅの値と出力Ｄｉの値とが一致した場合には、最上
位グループ決定回路３４は、出力Ｆｉとして値”１”を
最終グループ選択回路３５に出力する。出力Ｅの値と出
力Ｄｉの値とが一致しない場合には、最上位グループ決
定回路３４は、出力Ｆｉとして値”０”を最終グループ
選択回路３５に出力する。ここで、ｉ＝１、２、３、４
である。例えば、上述した例では、最上位グループ決定
回路３４は、グループＡ〜Ｄに対応する出力Ｆ１〜Ｆ４
として、値”０”、”０”、”１”、”１”をそれぞれ
出力する。このことは、値”１”を有する割り込み要求
信号を含むグループのうち最も高い優先順位を有するグ
ループとして、グループＣとグループＤとが選択された
ことを意味する。

【００４５】最終グループ選択回路３５は、値”１”を
有する出力Ｆｉに対応する少なくとも１つのグループの
うち１つのグループを選択し、選択されたグループに対
応して値”１”を出力し、選択されなかったグループに
対応して値”０”を出力する。このような選択は、グル
ープ間優先順位が同一であった場合に、どのグループを
優先的に処理すべきかを示す優先順位をグループＡ〜Ｄ
に予め設定しておくことにより、達成される。例えば、
グループ間優先順位が同一であった場合におけるそのよ
うな優先順位の大きさは、（最低）グループＡ＜グルー
プＢ＜グループＣ＜グループＤ（最高）という関係を満
たす。このような優先順位は、ハードウェアで固定され
たものであり変更はできない。例えば、上述した例で
は、最終グループ選択回路３５は、グループＡ〜Ｄに対
応する出力Ｎ１〜Ｎ４として、値”０”、”０”、”
０”、”１”をそれぞれ出力する。このことは、最上位
グループ決定回路３４によって決定されたグループＣと
グループＤのうちグループＤが選択されたことを意味す
る。

【００４６】グループ内優先順位決定回路は、グループ
内選択回路３７と割り込み要求検出回路３６とを含んで
いる。

【００４７】グループ内選択回路３７は、グループＡか
らグループＤのそれぞれにおいて、値”１”を有する割
り込み要求信号のうちグループ内優先順位が最も高い割
り込む要求信号を選択する。選択された結果は、グルー
プＡ〜Ｄに対応する出力Ｇ１〜Ｇ４として受け付け割り
込みラッチ回路３８に供給される。例えば、各グループ
において上述したようなグループ内優先順位が割り込み
要求信号に予め設定されていると仮定する。この場合、
割り込み要求信号ＩＮＴ０〜ＩＮＴ１５の値が”１００
１／００００／０１００／０１００”であるとすると、
グループＡでは割り込み要求信号ＩＮＴ３が選択され
る。グループＡにおいて、値”１”を有する割り込み要
求信号は割り込み要求信号ＩＮＴ０とＩＮＴ３であり、
割り込み要求信号ＩＮＴ３のグループ内優先順位は、割
り込み要求信号ＩＮＴ０のグループ内優先順位よりも大
きいからである。同様にして、グループＣでは割り込み
要求信号ＩＮＴ９が選択され、グループＤでは割り込み
要求信号ＩＮＴ１３が選択される。グループＢでは、い
ずれの割り込み要求信号も選択されない。グループＢに
おいて、値”１”を有する割り込み要求信号は存在しな
いからである。その結果、グループ内選択回路３７は、
出力Ｇ１〜Ｇ４として値”０００１／００００／０１０
０／０１００”を出力する。

【００４８】グループ内選択回路３７からの出力Ｇ１〜
Ｇ４は、割り込み要求検出回路３６にも供給される。割
り込み要求検出回路３６は、出力Ｇ１〜Ｇ４の論理和を
計算し、その結果を割り込み検出信号Ｃとして出力す
る。割り込み検出信号Ｃの値が”１”であることは、割
り込み要求信号ＩＮＴ０〜ＩＮＴ１５のうちいずれかの
値が”１”であることを意味する。割り込み検出信号Ｃ
の値が”０”であることは、割り込み要求信号ＩＮＴ０
〜ＩＮＴ１５のすべての値が”０”であることを意味す
る。このようにして、割り込み検出信号Ｃの値が”１”
であるか否かを判定することにより、割り込み要求が発
生したか否かを判定することができる。割り込み検出信
号Ｃは、マイクロプロセッサ（図示せず）に出力され
る。

【００４９】マイクロプロセッサは、割り込み検出信号
Ｃに応答して割り込みを受け付ける。マイクロプロセッ
サは、割り込みを受け付けると、割り込みアクノリッジ
信号Ｈを割り込み要求優先順位決定回路１に返す。割り
込みアクノリッジ信号Ｈは、受け付け割り込みラッチ回
路３８に入力される。受け付け割り込みラッチ回路３８
は、図１に示す最終優先順位決定回路１４に相当する回
路である。

【００５０】受け付け割り込みラッチ回路３８は、グル
ープ内選択回路３７からの出力Ｇ１〜Ｇ４と最終グルー
プ選択回路３５からの出力Ｎ１〜Ｎ４とに応じて、最も
高い優先順位を有する１つの割り込み要求信号をラッチ
する。例えば、出力Ｇ１〜Ｇ４の値が”０００１／００
００／０１００／０１００”であり、出力Ｎ１〜Ｎ４の
値が”０００１”である場合には、受け付け割り込みラ
ッチ回路３８は、最も高い優先順位を有する１つの割り
込み要求信号として、割り込み要求信号ＩＮＴ１３のみ
をラッチする。

【００５１】受け付け割り込みラッチ回路３８は、割り
込み要求信号の数と同じ数のビットを有するラッチ回路
である。例えば、１６個の割り込み要求信号が割り込み
要求レジスタ１１に入力される場合には、受け付け割り
込みラッチ回路３８は、１６ビットのラッチ回路により
構成される。受け付け割り込みラッチ回路３８は、割り
込みアクノリッジ信号Ｈに応答して、受け付けた割り込
み要求に対応するビットである１３ビットのみをセット
し、その他のビットをクリアする。

【００５２】受け付け割り込みラッチ回路３８は、最も
高い優先順位を有する割り込み要求信号に対応する信号
Ｋをベクター出力回路１５に出力する。例えば、上述し
た例では、値”００００／００００／００００／０１０
０”を有する信号Ｋがベクター出力回路１５に出力され
る。

【００５３】ベクター出力回路１５は、信号Ｋに基づい
て、受け付けた割り込み要求に対応するベクターＭをマ
イクロプロセッサに出力する。マイクロプロセッサは、
ベクターＭを受け取ると、そのベクターＭにより指定さ
れる割り込み処理ルーチンへ制御を移行する。

【００５４】このように、本発明の割り込み要求優先順
位決定回路１によれば、グループ間優先順位とグループ
内優先順位とを併用することにより、回路規模を小さく
することができる。また、優先順位設定レジスタによ
り、制御プログラムの状況に合わせて各割り込みグルー
プの優先順位を容易に変更することができる。その結
果、ソフト的な処理が不要となる。

【００５５】（実施の形態２）図４は、本発明による割
り込み要求優先順位決定回路２の詳細な構成を示す。図
４において、図３に示す構成要素と同一の構成要素には
同一の番号を付し、その説明を省略する。

【００５６】割り込み要求優先順位決定回路２は、図３
に示す構成要素に加えて、受け付け可能優先順位決定レ
ジスタ４８と優先順位比較回路４９とを有している。受
け付け可能優先順位決定レジスタ４８と優先順位比較回
路４９とは、グループ間優先順位決定回路１３に含まれ
る。

【００５７】受け付け可能優先順位決定レジスタ４８に
は、その時点でマイクロプロセッサが受け付け可能であ
るグループ間優先順位の最大値Ｐが格納される。

【００５８】優先順位比較回路４９は、最上位優先順位
決定回路４３から出力される値Ｅと受け付け可能優先順
位決定レジスタ４８に格納される値Ｐとを比較する。値
Ｅが値Ｐ以上である場合には、優先順位比較回路４９
は、値”１”を有する割り込みイネーブル信号Ｑを出力
する。それ以外の場合には、優先順位比較回路４９は、
値”０”を有する割り込みイネーブル信号Ｑを出力す
る。割り込みイネーブル信号Ｑは、割り込み要求検出回
路４６に供給される。

【００５９】割り込み要求検出回路４６は、出力Ｇ１〜
Ｇ４の論理和を計算し、その出力Ｇ１〜Ｇ４の論理和と
割り込みイネーブル信号Ｑとの論理積を計算し、その結
果を割り込み検出信号Ｃとして出力する。割り込み検出
信号Ｃの値が”１”であることは、割り込み要求信号Ｉ
ＮＴ０〜ＩＮＴ１５のうちいずれかの値が”１”であ
り、かつ、最上位優先順位決定回路４３によって決定さ
れた最も高いグループ間優先順位（Ｅ）がマイクロプロ
セッサにより受け付け可能であるグループ間優先順位
（Ｐ）に等しいか高いことを意味する。

【００６０】このように、マイクロプロセッサにより受
け付け可能な優先順位に等しいか高い優先順位を有する
割り込み要求が発生した場合には、割り込み要求検出回
路４６から活性化状態の割り込み検出信号Ｃが出力され
る。マイクロプロセッサにより受け付け可能な優先順位
より低い優先順位を有する割り込み要求が発生した場合
には、割り込み要求検出回路４６から非活性化状態の割
り込み検出信号Ｃが出力される。これにより、マイクロ
プロセッサは、所望のレベルの優先順位を有する割り込
み要求のみを選択的に受け付けることが可能となる。

【００６１】本発明の割り込み要求優先順位決定回路２
によれば、マイクロプロセッサにより受け付け可能な最
も高い優先順位を有する割り込み要求を処理することが
できる。また、受け付け可能優先順位設定レジスタによ
り、マイクロプロセッサにより受け付け可能な優先順位
を容易に変更することができる。その結果、ソフト的な
処理を軽減することができる。

【００６２】

【発明の効果】本発明によれば、複数の割り込み要求が
同時に発生した場合に多重割り込み処理を実行するマイ
クロコンピュータにおいて、回路規模が小さく、かつ、
優先順位の変更が容易な、割り込み要求優先順位決定回
路を提供することができる。また、複雑なプログラム処
理が少なくてすむことから割り込み処理プログラムを簡
単化することができる。

【図面の簡単な説明】

【図１】本発明による割り込み要求優先順位決定回路の
概略構成を示す図である。

【図２】本発明による割り込み要求優先順位決定回路の
動作を示すフローチャートである。

【図３】本発明による割り込み要求優先順位決定回路１
の詳細な構成を示す図である。

【図４】本発明による割り込み要求優先順位決定回路２
の詳細な構成を示す図である。

【符号の説明】

１割り込み要求優先順位決定回路２割り込み要求優先順位決定回路１１割り込み要求レジスタ１２グループ内優先順位決定回路１３グループ間優先順位決定回路１４最終優先順位決定回路１５ベクター出力回路３２優先順位設定レジスタ３３最上位優先順位決定回路３４最上位グループ決定回路３５最終グループ選択回路３６割り込み要求検出回路３７グループ内選択回路３８受け付け割り込みラッチ回路４３最上位優先順位決定回路４６割り込み要求検出回路４８受け付け可能優先順位設定レジスタ４９優先順位比較回路

Claims

【特許請求の範囲】

【請求項１】複数の割り込み要求のうち最も高い優先
順位を有する割り込み要求の１つを決定する割り込み要
求優先順位決定回路であって、該複数の割り込み要求は複数のグループに分類され、該
複数のグループのそれぞれにはグループ間優先順位が予
め設定され、同一のグループに分類される割り込み要求
のそれぞれにはグループ内優先順位が予め設定され、該割り込み要求優先順位決定回路は、該複数の割り込み要求のそれぞれが発生したか否かを示
す複数の割り込み要求信号を格納する格納手段と、該複数の割り込み要求信号と該グループ間優先順位に従
って、発生した割り込み要求に対応するグループのうち
最も高い優先順位を有するグループの１つを決定するグ
ループ間優先順位決定手段と、該複数の割り込み要求信号と該グループ内優先順位に従
って、該複数のグループのそれぞれにおいて、発生した
割り込み要求のうち最も高い優先順位を有する割り込み
要求の１つを決定するグループ内優先順位決定手段と、該グループ間優先順位決定手段によって決定されたグル
ープと、該グループ内優先順位決定手段によって決定さ
れた割り込み要求とに基づいて、該複数の割り込み要求
のうち最も高い優先順位を有する割り込み要求の１つを
決定する最終優先順位決定手段とを備えている、割り込
み要求優先順位決定回路。
【請求項２】前記割り込み要求優先順位決定回路は、
前記最終優先順位決定手段によって決定された割り込み
要求に基づいて、割り込みベクターを出力する割り込み
ベクター出力手段をさらに備えている、請求項１に記載
の割り込み要求優先順位決定回路。
【請求項３】前記グループ間優先順位決定手段は、前
記複数のグループのそれぞれに予め設定された前記グル
ープ間優先順位を変更する変更手段をさらに備えてい
る、請求項１に記載の割り込み要求優先順位決定回路。
【請求項４】前記グループ内優先順位決定手段は、前
記複数の割り込み要求のうち少なくとも１つの割り込み
要求が発生したか否かを検出する検出手段をさらに備え
ている、請求項１に記載の割り込み要求優先順位決定回
路。
【請求項５】前記最終優先順位決定手段は、割り込み
アクノリッジ信号に応答して、前記複数の割り込み要求
のうち最も高い優先順位を有する割り込み要求の１つを
決定する、請求項１に記載の割り込み要求優先順位決定
回路。
【請求項６】前記グループ間優先順位決定手段は、発生した割り込み要求に対応するグループに予め設定さ
れているグループ間優先順位のうち最も高いグループ間
優先順位を決定する最上位優先順位決定手段と、該最上位優先順位決定手段によって決定されたグループ
間優先順位と同一のグループ間優先順位を有する少なく
とも１つのグループを決定する最上位グループ決定手段
と、該最上位グループ決定手段によって決定された少なくと
も１つのグループのうち１つのグループを選択する最終
グループ選択手段とを備えている、請求項１に記載の割
り込み要求優先順位決定回路。
【請求項７】前記グループ間優先順位決定手段は、前
記最上位優先順位決定手段によって決定された優先順位
と、マイクロプロセッサが受付可能である優先順位とを
比較する優先順位比較手段とをさらに備えている、請求
項６に記載の割り込み要求優先順位決定回路。