JPH0553676A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0553676A JPH0553676A JP3212501A JP21250191A JPH0553676A JP H0553676 A JPH0553676 A JP H0553676A JP 3212501 A JP3212501 A JP 3212501A JP 21250191 A JP21250191 A JP 21250191A JP H0553676 A JPH0553676 A JP H0553676A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- mask option
- system clock
- waiting time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体集積回路の動作速度に応じた任意の動
作安定待ち時間を設定でき、不必要な待ち時間を無く
す。 【構成】 半導体集積回路の動作安定待ち時間を変更可
能にするマスクオプション選択回路6を半導体集積回路
の動作安定待ち時間設定回路に設けている。
作安定待ち時間を設定でき、不必要な待ち時間を無く
す。 【構成】 半導体集積回路の動作安定待ち時間を変更可
能にするマスクオプション選択回路6を半導体集積回路
の動作安定待ち時間設定回路に設けている。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路の動作
安定待ち時間設定回路を内蔵する半導体装置に関するも
のである。
安定待ち時間設定回路を内蔵する半導体装置に関するも
のである。
【0002】
【従来の技術】以下に従来の半導体装置について説明す
る。図2は、従来の半導体装置の動作安定待ち時間設定
回路概略図であり、この図において、1,2 はコンデンサ
であって、このコンデンサ1,2 間に発振子3が接続し、
さらに、コンデンサ1,2 に原発振回路4が接続してい
る。原発振回路4にカウンタ5と、CPUシステムクロ
ック発生回路7が接続している。
る。図2は、従来の半導体装置の動作安定待ち時間設定
回路概略図であり、この図において、1,2 はコンデンサ
であって、このコンデンサ1,2 間に発振子3が接続し、
さらに、コンデンサ1,2 に原発振回路4が接続してい
る。原発振回路4にカウンタ5と、CPUシステムクロ
ック発生回路7が接続している。
【0003】以上のように構成された半導体装置の動作
安定待ち時間設定回路について、以下その動作を説明す
る。コンデンサ1,2 、発振子3が接続されている原発振
回路4は発振子3の発振周波数に応じた発振出力をカウ
ンタ5とCPUシステムクロック発生回路7へ出力す
る。カウンタ5は原発振回路4の出力をカウントし一定
時間経過後(この一定時間経過の間に原発振回路4の動
作が安定する。)出力信号をCPUシステムクロック発
生回路7へ出力する。CPUシステムクロック発生回路
7は、カウンタ5からの信号を受けてから、原発振回路
4の出力信号を基にCPUシステムクロックを出力す
る。
安定待ち時間設定回路について、以下その動作を説明す
る。コンデンサ1,2 、発振子3が接続されている原発振
回路4は発振子3の発振周波数に応じた発振出力をカウ
ンタ5とCPUシステムクロック発生回路7へ出力す
る。カウンタ5は原発振回路4の出力をカウントし一定
時間経過後(この一定時間経過の間に原発振回路4の動
作が安定する。)出力信号をCPUシステムクロック発
生回路7へ出力する。CPUシステムクロック発生回路
7は、カウンタ5からの信号を受けてから、原発振回路
4の出力信号を基にCPUシステムクロックを出力す
る。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では発振子3を変更し原発振回路4の出力信号
を変え半導体装置の動作速度を変更した場合、原発振回
路4の動作安定待ち時間(カウンタ5の原発振回路出力
カウント時間)は発振子3の発振周波数に比例するだけ
で任意に変更することは不可能であり、半導体装置を低
速度で動作させる場合動作安定待ち時間が長くなりすぎ
ると言う問題があった。
来の構成では発振子3を変更し原発振回路4の出力信号
を変え半導体装置の動作速度を変更した場合、原発振回
路4の動作安定待ち時間(カウンタ5の原発振回路出力
カウント時間)は発振子3の発振周波数に比例するだけ
で任意に変更することは不可能であり、半導体装置を低
速度で動作させる場合動作安定待ち時間が長くなりすぎ
ると言う問題があった。
【0005】本発明は上記従来の問題点を解決するもの
で、半導体集積回路の動作安定待ち時間を任意に変更す
ることのできる半導体装置を提供することを目的とす
る。
で、半導体集積回路の動作安定待ち時間を任意に変更す
ることのできる半導体装置を提供することを目的とす
る。
【0006】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、半導体集積回路の動作安定待
ち時間を変更可能にするマスクオプション選択回路を半
導体集積回路の動作安定待ち時間設定回路に設けてい
る。
に本発明の半導体装置は、半導体集積回路の動作安定待
ち時間を変更可能にするマスクオプション選択回路を半
導体集積回路の動作安定待ち時間設定回路に設けてい
る。
【0007】
【作用】本発明によると上記構成により、マスクオプシ
ョンを設定するだけで半導体集積回路の動作安定待ち時
間を任意に変更することができる。
ョンを設定するだけで半導体集積回路の動作安定待ち時
間を任意に変更することができる。
【0008】
【実施例】図1は、本発明の一実施例における半導体装
置の動作安定待ち時間変更回路概略図であり、上記従来
例と同一のものは同一番号を付している。同図におい
て、コンデンサ1,2 、発振子3、原発振回路4、カウン
タ5、CPUのシステムクロック発生回路7は従来と同
一である。本発明は、従来例と異なりカウンタ5とCP
Uのシステムクロック発生回路7との間に動作安定待ち
時間マスクオプション選択回路6が設けられている。
置の動作安定待ち時間変更回路概略図であり、上記従来
例と同一のものは同一番号を付している。同図におい
て、コンデンサ1,2 、発振子3、原発振回路4、カウン
タ5、CPUのシステムクロック発生回路7は従来と同
一である。本発明は、従来例と異なりカウンタ5とCP
Uのシステムクロック発生回路7との間に動作安定待ち
時間マスクオプション選択回路6が設けられている。
【0009】以上のように構成された半導体装置の動作
安定待ち時間変更回路について、以下その動作を説明す
る。コンデンサ1、2、発振子3が接続されている原発
振回路4は発振子3の発振周波数に応じた発振出力をカ
ウンタ5とCPUシステムクロック発生回路7へ出力す
る。カウンタ5は原発振回路4の出力をカウントしなが
ら一定時間経過毎に次々と出力信号を発生する。各々の
出力信号は動作安定待ち時間マスクオプション選択回路
6に入力される。動作安定待ち時間マスクオプション選
択回路6はマスクオプションを設定することで、カウン
タ5の特定の入力信号を選択し任意の時間経過後にCP
Uシステムクロック発生回路7へ出力信号を出す。CP
Uシステムクロック発生回路7は、動作安定待ち時間マ
スクオプション選択回路6からの信号を受けてから、原
発振回路4の出力信号を基にCPUシステムクロックを
出力する。以上のように本実施例によれば、マスクオプ
ションを設定するだけで、半導体集積回路の動作安定待
ち時間を変更する事が可能になる。
安定待ち時間変更回路について、以下その動作を説明す
る。コンデンサ1、2、発振子3が接続されている原発
振回路4は発振子3の発振周波数に応じた発振出力をカ
ウンタ5とCPUシステムクロック発生回路7へ出力す
る。カウンタ5は原発振回路4の出力をカウントしなが
ら一定時間経過毎に次々と出力信号を発生する。各々の
出力信号は動作安定待ち時間マスクオプション選択回路
6に入力される。動作安定待ち時間マスクオプション選
択回路6はマスクオプションを設定することで、カウン
タ5の特定の入力信号を選択し任意の時間経過後にCP
Uシステムクロック発生回路7へ出力信号を出す。CP
Uシステムクロック発生回路7は、動作安定待ち時間マ
スクオプション選択回路6からの信号を受けてから、原
発振回路4の出力信号を基にCPUシステムクロックを
出力する。以上のように本実施例によれば、マスクオプ
ションを設定するだけで、半導体集積回路の動作安定待
ち時間を変更する事が可能になる。
【0010】
【発明の効果】本発明によれば、半導体集積回路の動作
安定待ち時間選択回路にマスクオプション選択回路を設
けることにより、半導体集積回路の動作速度に応じた任
意の動作安定待ち時間を設定でき不必要な待ち時間を無
くすことが可能となり、半導体集積回路の信号処理効率
を拡大することができる優れた半導体装置を実現するこ
とが可能である。
安定待ち時間選択回路にマスクオプション選択回路を設
けることにより、半導体集積回路の動作速度に応じた任
意の動作安定待ち時間を設定でき不必要な待ち時間を無
くすことが可能となり、半導体集積回路の信号処理効率
を拡大することができる優れた半導体装置を実現するこ
とが可能である。
【図1】本発明の一実施例における半導体装置の動作安
定待ち時間変更回路概略図である。
定待ち時間変更回路概略図である。
【図2】従来の半導体装置の動作安定待ち時間設定回路
概略図である。
概略図である。
1 コンデンサ 2 コンデンサ 3 発振子 4 原発振回路 5 カウンタ 6 マスクオプション選択回路 7 CPUシステムクロック発生回路。
Claims (1)
- 【請求項1】 半導体集積回路の動作安定待ち時間を変
更可能にするマスクオプション選択回路を半導体集積回
路の動作安定待ち時間設定回路に設けた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3212501A JPH0553676A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3212501A JPH0553676A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0553676A true JPH0553676A (ja) | 1993-03-05 |
Family
ID=16623714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3212501A Pending JPH0553676A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0553676A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008226012A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | クロック信号供給回路 |
-
1991
- 1991-08-26 JP JP3212501A patent/JPH0553676A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008226012A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | クロック信号供給回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04336308A (ja) | マイクロコンピュータ | |
JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
JPH0553676A (ja) | 半導体装置 | |
JP2852271B2 (ja) | マイクロコンピュータ | |
JPH0224712A (ja) | データ処理回路 | |
JPH0464431B2 (ja) | ||
JPH04209020A (ja) | マイクロコンピュータ | |
JPH05315898A (ja) | トリガ同期回路 | |
JPH08335875A (ja) | クロック発生器 | |
JPH08237122A (ja) | Pll回路 | |
JPH04365110A (ja) | クロック停止回路 | |
JPH04278614A (ja) | 半導体集積回路 | |
JPH0548432A (ja) | 1/3分周回路 | |
JPH02219117A (ja) | マイクロプロセッサ制御回路 | |
JPH05344111A (ja) | クロック制御回路 | |
JPH04235618A (ja) | マイクロコンピュータシステム | |
JPS6076808A (ja) | クロツク整形回路 | |
JPH075279A (ja) | タイマー回路 | |
JPH1068763A (ja) | タイミング信号発生回路 | |
JPH0555883A (ja) | タイマ回路 | |
JPH0447712A (ja) | 分周回路 | |
JPS61141568A (ja) | 同期形発振回路 | |
JPH0691425B2 (ja) | D形フリップフロップを使用した分周回路 | |
JPH0527865A (ja) | プロセツサを備えた装置 |