KR100190856B1

KR100190856B1 - Gpio보드의 내부클럭 분주제어방법

Info

Publication number: KR100190856B1
Application number: KR1019960017331A
Authority: KR
Inventors: 김인철
Original assignee: 전주범; 대우전자주식회사
Priority date: 1996-05-22
Filing date: 1996-05-22
Publication date: 1999-06-01
Also published as: KR970076175A

Abstract

본 발명은 범용입출력보드의 내부클럭 분주제어방법을 제공하는 것으로서, 메인프로세서(2)와 PCI(Parallel Communication Interface)로컬버스(6)와의 데이터인터페이스동작을 위한 복수의 입력포트와 복수의 출력포트, 인터럽트 인식레지스터, 디바이더 레지스터, 콘트롤레지스터 및 제어회로를 포함하는 범용입출력보드(4)에 있어서, 상기 범용입출력보드(4)의 입력포트를 인에이블 시키고, 내부클럭의 발생을 지정하는 단계와, 지정된 내부클럭의 카운트치가 분주치(REx)에 도달되면 그 카운트치를 감소시키는 단계와, 상기 카운트치가 분주치(DRx)/2 인치를 판단하여 분주치에 도달되고 있다고 판단되는 경우 카운트된 클럭을 하강시키는 단계와, 상기 카운트치가 제로(0)에 도달되고 있지 않은 경우 그 클럭을 상승시키는 단계와, 인터럽트 대상의 포트를 인터럽트시키기 위해 인터럽트 인식레지스터에서 해당 비트를 1로 세트시키는 단계와, PCI 로컬버스의 인터럽트를 활성화시키는 단계와, 현재의 어드레스 위상이 해당 범용입출력보드의 어드레스디코딩영역내에 있는 지를 상기 제어회로의 제어신호에 따라 판정하는 단계와, 현재의 어드레스 위상이 범용입출력보드(4)의 어드레스디코딩영역내에 있다고 판정되는 경우 PCI로컬 버스의 인터럽트를 비활성화시키는 단계로 이루어지는 것으로서, PCI로컬버스의 시스템클릭/디바이더에 의해 내부클럭의 분주치(DRx)가 결정되는 것을 특징으로 한다.

Description

범용입출력보드의 내부클럭 분주제어방법

제 1도는 본 발명의 방법이 적용된 범용입출력보드와 메인프로세서와의 데이터입/출력구조를 나타낸 도면,

제2도(A)는 제 1도에 도시된 인터럽트인식레지스터의 인터럽트가 발생된 포트의 확인을 위한 데이터레지스터내용을 나타낸 도면,

제2도(B)는 제 1도에 도시된 컨트롤레지스터에서 범용입출력보드의 동작을 제어하기 위한 데이터레지스터 상태를 나타낸 도면,

제 2도(C)는 제 1도에 도시된 디바이더레지스터에서 내부클럭의 생성을 위한 클럭분주의 데이터레지스터내용을 나타낸 도면,

제 3도는 본 발명에 따른 범용입출력보드의 내부클럭 분주제어방법에 따라 입력포트에서 내부클럭을 사용하는 경우의 제어동작을 설명하는 플로우차트,

제 4도는 본 발명에 따른 범용입출력보드의 내부클럭 분주제어방법에 따라 출력포트에서 내부클럭을 사용하는 경우의 제어동작을 설명하는 플로우차트이다.

* 도면의 주요부분에 대한 부호의 설명 *

2 : 메인프로세서 4 : 범용입출력보드

6 : PCI(Parallel Communication Interface)버스

8, 10 : 입력버퍼 12 : 멀티플렉서

14, 16 : 출력버퍼 18 : 인터럽트인식레지스터

20 : 컨트롤레지스터 22 : 디바이더레지스터

24 : 제어회로 26 : 클럭발생부

본 발명는 범용입출력보드(General Purpose Input/Output:GPIO Board)의 내부클럭 분주제어방법에 관한 것으로, 보다 상세하게는 범용입출력보드에서 인에이블 지정된 포트에 대해 내부클럭을 생성하는 경우에 그 생성되는 내부클럭의 분주치를 결정하기 위한 범용입출력보드의 내부클럭 분주제어방법에 관한 것이다.

현재, 일반적으로 퍼스널컴퓨터와 같은 모뎀이 장착되어 있는 개인용 단말기나 데이터전송시스템과 같은 통신단말기기에서는 외부의 데이터송신시스템으로부터의 전송데이터나 여타의 외부 동작회로로 부터의 아날로그 또는 디지털 형태의 데이터신호를 데이터처리하는 모뎀이나 영상/음성데이터처리수단과 메인프로세서와의 데이터 인터페이스동작을 통해 데이터입/출력기능을 수행하기 위한 범용의 인터페이스입/출력보드로서의 범용입출력보드가 채용되고 있다.

한편, 이러한 범용입출력보드가 채용된 메인프로세서와의 데이터입출력 처리구조에 따르면, 2조의 입력포트와 2조의 출력포트를 각각 갖추고서 단일의 입/출력포트를 통해 영상/음성데이터추리수단이나 모뎀 등과 같은 내부의 데이터처리수단으로부터의 각종의 데이터나 제어신호를 병렬통신접속(Parallel Communication Interface:이하 PCI라함)로컬버스를 통해 입력받아 인터페이스 동작하고서 그 출력포트를 통해 메인프로세서에 공급할 수 있도록 하고 있고, 그 메인프로세서에 의해 데이터처리가 완료된 데이터신호를 입력포트를 통해 입력받아 인터페이스동작하고서 단일의 입/출력포트에서 PCI 로컬버스를 통해 각종의 데이터처리수단측으로 출력할 수 있도록 하고 있다.

이러한 범용입출력보드에서는 외부로부터의 인터럽트 요구에 의해 작동모드를 전환하여 외부데이터나 외부제어신호를 입력받을 수 있도록 함과 동시에, 그 입력되는 데이터의 동기를 위해 외부로 부터의 클럭신호를 함께 입력받을 수 있도록 하고 있고, 메인프로세서에 의해 데이터처리되어 출력해야 할 데이터에 대해서도 그 메인프로세서에 의한 인터럽트 요구에 의해 작동모드가 전환되어 내부에서 생성되는 내부클럭신호와 함께 출력할 수 있도록 하고 있다.

이때, 범용 입출력보드에서는 외부의 데이터처리수단으로부터의 데이터나 제어신호를 입력받아 메인프로세서측으로 공급하는 경우나 그 메인프로세서에서 데이터처리된 이후에 외부의 데이터처리수단측으로 출력하는 경우에, 2조의 입력포트나 2조의 출력포트중에 일측의 포트를 인에이블 지정함과 더불어, 그 인에이블 지정된 입력포트 또는 출력포트에 대한 동기클럭으로서 내부출력이 지정되면, 그 지정에 의해 생성되는 내부클럭의 분주치를 경정하기 위한 자체의 알고리즘이 필요하게 된다.

따라서, 본 발명은 상기한 사정을 감안하여 이루어진 것으로, 범용입출력보드의 컨트롤레지스터에 의해 포트가 인에이블 지정되고 내부클럭의 생성이 지정되는 경우에, 그 인에이블 지정된 포트에 공급되는 내부클럭의 분주치를 결정하기 위한 범용입출력보드의 내부클럭 분주제어방법을 제공하는데 목적이 있다.

상기한 목적을 달성하기 위해 본 발명에 따른 범용입출력보드의 내부클럭 분주제어방법에 의하면, 메인프로세서와 PCI 로컬버스와의 데이터인터페이스동작을 위한 복수의 입력포트와 복수의 출력포트, 인터럽트 인식레지스터, 디바이더 레지스터, 콘트롤레지스터 및 제어회로를 포함하는 범용입출력보드에 있어서, 상기 범용입출력보드의 입력포트를 인에이블 시키고, 내부클럭의 발생을 지정하는 단계와, 지정된 내부클럭의 카운트치가 분주치(DRx)에 도달되면 그 카운트치를 감소시키는 단계와, 상기 카운트치가 분지치(RDx)/2 인지를 판단하여 분주치에 도달되고 있다고 판단되는 경우 카운트된 클럭을 하강시키는 단계와, 상기 카운트치가 제로(0)에 도달되고 있지 않은 경우 그 클럭을 상승시키는 단계와, 인터럽트 대상의 포트를 인터럽트시키기 위해 인터럽트 인식레시스터에서 해당 비트를 1로 세트시키는 단계와, PCI 로컬버스의 인터럽트를 활성화시키는 단계와, 현재의 어드레스 위상이 범용입출력보드의 어드레스디코딩영역내에 있는 지를 상기 제어회로의 제어신호를 통해 판정하는 단계와, 현재의 어드레스 위상이 해당 범용입출력보드의 어드레스디코딩영역내에 있다고 판정되는 경우 PCI로컬 버스의 인터럽트를 비활성화시키는 단계로 이루어지는 것으로서, PCI로컬버스의 시스템클럭/디바이더에 의해 내부클럭의 분주치(DRx)가 결정되는 것을 특징으로 하는 범용입출력보드의 내부클럭 분주제어방법이 제공된다.

상기한 바와 같이 구성된 본 발명에 따르면, 범용입출력보드의 컨트롤 레지스터에서 입력포트나 출력포트에 대해 인에이블 지정하고, 그 인에이블 지정된 포트에 공급되는 동기클럭을 내부클럭으로서 공급하기 위한 지정이 있는 경우에, 디바이더레지스터에 의해 결정되는 분주치로 내부클럭이 분주되어 생성될 수 있도록 하게 된다.

이하, 상기한 바와 같이 구성된 본 발명에 대해 첨부도면을 참조하여 상세히 설명한다.

즉, 제 1도는 본 발명의 방법이 적용된 범용입출력보드와 메인프로세서와의 데이터입/출력구조를 나타낸 도면으로서, 동 도면에서 참조부호 2는 후술하는 범용입출력보드(4)를 통해 모뎀과 같은 통신데이터처리수단이나 엠펙(Motion Picture Excerpts Group, 동영상 전문가 그룹, 이하 MPEG이라 함) 보드와 같은 영상/음성데이터처리수단으로부터의 데이터를 공급받아 자체의 데이터처리알고리즘에 의거하여 데이터처리를 행하는 메인프로세서로서, 상기 메인프로세서(2)는 후술하는 범용입출력보드(4)의 출력포트(PC,PD)를 통해 데이터를 공급받음과 동시에 외부클럭이나 그 범용입출력보드(4)에서 생성되는 내부클럭을 공급받고, 그 데이터처리된 이후의 출력데이터를 그 범용입출력보드(4)의 입력포트(PA, PB)에 공급할 수 있도록 하게 된다.

또한, 참조부호 4는 모뎀과 같은 통신데이터처리수단이나 엠팩(MPEG)카드 등과 같은 영상/음성데이터처리수단으로부터의 데이터를 인터페이싱하여 상기 메인프로세서(2)측으로 공급함과 더불어, 그 메인프로세서(2)로부터 데이터처리된 이후의 출력데이터를 인터페이싱하여 출력하는 범용입출력보드를 나타낸다.

여기서, 상기 범용입출력보드(4)는 각 입력포트(PA,PB)를 통해 입력받은 상기 메인프로세서(2)로부터의 출력데이터를 버퍼링하여 래치시키는 플립플롭으로 이루어진 각각의 입력버퍼(8,10)와, 그 입력버퍼(8,10)를 통한 데이터를 멀티플렉싱하는 멀티플렉서(12), 후술하는 피씨아이(PCI)로컬버스(6)를 통해 입력받은 외부로부터의 데이터를 각각의 출력포트(PC,PD)를 통해 메인프로세서(2)측으로 공급하기 위해 버퍼링하여 래치시키는 플립플롭으로 이루어진 각각의 출력버퍼(14,16), 독취모드에서의 입력포트(PA,PB)와 출력포트(PC,PD)에 대해 인터럽트 발생시 그 인터럽트가 발생된 포트에 대한 확인을 위해 참조되는 레지스터에 해당되는 인터럽트인식레지스터(Interrupt Idenfication Register:이하 IIR라함, 18), 기록모드에서의 입력포트(PA,PB)와 출력포트(PC,PD)을 인에이블에 의해 활성화시킬 것인가와 그 인에이블된 포트에 대해서 공급되는 동기클럭을 내부에서 발생시킬 것인지 또는 외부클럭을 사용할 것인지를 결정하기 위한 레지스터를 갖는 컨트롤 레지스터(20), 상기 컨트롤레지스터(20)에 의해 내부클럭의 발생이 결정되는 경우에, 그 내부클럭의 분주수를 결정하기 위한 레지스터를 갖는 디바이더레지스터(Divider Register:이하 DR이라함, 22), 상기 컨트롤레지스터(Control Register:이하 CR이라함, 20)로부터의 레지스터데이터의 내용에 따라 후술하는 피씨아이(PCI)로컬버스(6)에 대한 제어동작을 수행하는 제어회로(24), 상기 인터럽트인식레지스터(18)로부터의 인터럽트된 포트에 대한 정보를 기초로 상기 디바이더레지스터(22)에 의해 분주된 내부클럭을 발생하거나 외부로부터 제공되는 시스템클럭에 대해서 외부클럭을 발생하는 클럭발생부(26)를 포함하여 구성된다.

여기서, 상기 인터럽트인식레지스터(18)로부터의 독취모드에서의 인터럽트인식데이터에 따르면, 제 2도(A)에 도시된 바와 같이 전체 32비트 데이터레지스터내용 가운데 소정 비트만을 사용함에 의해, 2개의 입력포트(PA,PB)와 2개의 출력포트(PC,PD)에 대한 인터럽트상태를 인식하여 포트A데이터레디와, 포트B데이터레디, 포트C데이터레디, 포트D데이터레디를 각각 갖게 된다.

또한, 상기 컨트롤레지스터(20)는 제 2도(B)에 도시된 바와 같이 전체 32비트의 데이터레지스터내용 가운데 8비트만을 사용하는 바, 입력포트(PA,PB)와 출력포트(PC,PD)에 대한 활성화를 위한 인에이블지정을 위한 인에이블지정레지스터(AE,BE,CE,DE)와, 인에이블된 포트에 대해서 내부클럭이나 외부클럭의 발생여부를 지정하는 클럭지정레지스터(CA,CB,CC,CD)로 이루어진다.

또, 상기 디바이더레지스터(22)는 제 2도(C)에 도시된 바와 같이 전체 32비트의 데이터레지스터내용을 갖고서 2개의 입력포트(PA, PB)와 2개의 출력포트(PC,PD)를 갖는 경우에, 각 포트에 대해 8비트씩 할당된 상태에서 피씨아이(PCI)로컬버스(6)에서의 시스템클럭(예컨대 33MHz)/디바이더(예컨대 10의 데시멀수)에 의해 내부동기클럭의 분주치를 결정하게 된다.

그리고, 참조부호 6은 모뎀과 같은 통신데이터처리수단이나 엠펙(MPEG)카드 등과 같은 영상/음성데이터처리수단으로부터의 데이터나 범용입출력카드(4)를 통한 처리데이터 및 제어데이터의 데이터전송을 위한 데이터 통로로서 제공되는 PCI 버스를 나타낸다.

이어, 상기한 바와 같이 이루어진 본 발명에 따른 입력포트가 인에이블된 상태에서의 내부클럭을 사용하는 경우의 동작에 대해 제 3도의 플로우차트를 참조하여 상세히 설명한다.

먼저, 단계 30에서 범용입출력보드(4)를 초기화한 상태에서, 단계 31로 진행하여 컨트롤레지스터(20)의 데이터레지스터내용에 의해 입력포트(PA) 또는 입력포트(PB)를 인에이블시키게 된다.

그 상태에서, 단계 32로 진행하여 상기 컨트롤레지스터(20)에서 내부클럭의 생성을 지정하는 데이터레지스터내용을 갖는 상태에서, 클럭발생부(26)로부터의 카운트치가 디바이더레지스터(22)의 분주치(DRx)에 도달되면, 단계33으로 진행하여 그 카운트치를 감소시키게 된다.

그 다음에, 단계 34로 진행하여 상기 클럭발생부(26)의 카운트치가 상기 분주치(DRx)/2에 도달되는 지의 여부를 판정한다.

상기 단계 34의 판단 결과, 상기 클럭발생부(26)의 카운트치가 분지치(DRx)/2에 도달되고 있다고 판단되는 경우 제어가 단계 35로 진행하여 그 카운트되는 클럭을 하강시키게 되고, 단계 36으로 진행하게 된다.

그 반면에, 상기 단계 34의 판단 결과 상기 클럭발생부(26)의 카운트치가 분주치(DRx)/2에 도달되고 있지 않다고 판단되는 경우 제어가 단계 36으로 곧바로 진행하여 그 카운트치가 제로(0)로 도달되고 있지 않은 지의 여부를 판단한다.

상기 단계 36의 판단 결과, 상기 클럭발생부(26)의 카운트치가 제로(0)로 도달되고 있지 않다고 판단되는 경우 제어가 단계 37로 진행하여 그 클럭을 상승시키게 된다.

다음에, 단계 38로 진행하여 인터럽트인식레지스터(18)에서 인터럽트 대상의 포트를 인터럽트시키기 위해 해당 비트를 1로 세트시키게 되고, PCI 로컬버스(6)의 인터럽트(INTA#) 활성화 신호를 출력한다.

그 상태에서, 단계 40으로 진행하여 현재의 어드레스위상이 해당 범용입출력보드(4)의 어드레스디코딩영역내에 있는지의 여부를 판단하는데 이는 현재의 어드레스위상이 해당 범용입출력보드(4)의 어드레스디코딩영역내에 있다고 판정되어 제어신호(DEVSEL#)가 발생되는 경우이다. 이후 단계 41로 진행하여 PCI 버스 인터럽트(INTA#) 비활성화 신호를 출력하게 된다.

다음, 상기한 바와 같이 이루어진 본 발명에 따른 출력포트가 인에이블된 상태에서의 내부클럭을 사용하는 경우의 동작에 대해 제 4도의 플로우차트를 참조하여 상세히 설명한다.

먼저, 단계 50에서 범용입출력보드(4)를 초기화한 상태에서, 단계 51로 진행하여 컨트롤레지스터(20)의 데이터레지스터내용에 따라 출력포트(PC) 또는 출력포트(PD)를 인에이블시키게 된다.

그 다음에, 단계 52로 진행하여 상기 컨트롤레지스터(20)의 데이터레지스터내용에 따라 내부클럭의 생성이 지정되는 상태에서 상기 클럭발생부(26)의 카운트치가 상기 디바이더레지스터(220의 분주치(DRx)에 도달되면, 단계 53으로 진행하여 그 카운트치를 감소시키게 된다.

그 상태에서, 단계 54로 진행하여 상기 클럭발생부(26)의 카운트치가 분주치(DRx)/2에 도달되고 있는 지의 여부를 판단한다.

상기 단계 54의 판단 결과, 상기 클럭발생부(26)의 카운트치가 분주치/2에 도달되고 있다고 판정되는 경우 제어가 단계 55로 진행하여 그 클럭을 하강시키게 된다.

하지만, 상기 단계 54의 판단 결과 그 클럭발생부(26)의 카운트치가 분주치(DRx)/2로 도달되지 않고 있다고 판단되는 경우 제어가 단계 56으로 진행하여 그 카운트치가 제로(0)로 도달되지 않은 지의 여부를 판단한다.

상기 단계 56의 판단 결과 상기 클럭발생부(26)의 카운트치가 제로로 도달되지 않고 있다고 판단되는 경우 제어가 단계 57로 진행하여 인터럽트인식레지스터(18)의 인터럽트 대상의 포트를 인터럽트시키기 위해 해당 비트를 1로 세트시키게 되고, PCI 버스 인터럽트(INTA#)를 활성화신호를 발생한다.

그 상태에서, 단계 59로 진행하여 현재의 어드레스위상이 해당 범용 입출력보드(4)의 어드레스디코딩영역내에 있는 지의 여부를 판단하기 위한 신호(DEVSEL#)를 출력하게 된다.

그 단계 59의 판단 결과, 현재의 어드레스위상이 해당 범용입출력보드(4)의 어드레스디코딩영역내에 있다고 판정되는 경우 제어가 단계 60으로 진행하여 PCI 버스 인터럽트(INTA#) 비활성화신호를 발생시키게 되고, 단계 61로 진행하여 그 출력포트(PC) 또는 출력포트(PD)로부터 기록이 완료되는지의 여부를 판단한다.

상기 단계 61의 판단 결과, 그 범용입출력보드(4)의 출력포트(PC) 또는 출력포트(PD)의 기록이 완료되고 있다고 판정되는 경우 제어가 단계 62로 진행하여 그 클럭발생부(26)부터의 클럭을 상승시키게 된다.

이와 같이 이루어진 상기한 본 발명에 따르면, 범용입출력보드에서 인에이블된 포트에 대해 내부클럭의 발생이 지정되는 경우 그 내부클럭이 분주치에 의거하여 생성될 수 있도록 함에 의해, 내부클럭이 안정적으로 발생되는 것이 보장될 수 있다는 이점을 갖게 된다.

Claims

메인프로세서(2)와 PCI(Parallel Communication Interface)로컬버스(6)와의 데이터인터페이스동작을 위한 복수의 입력포트와 복수의 출력포트, 인터럽트 인식레지스터, 디바이더 레지스터, 콘트롤레지스터 및 제어회로를 포함하는 범용입출력보드(4)에 있어서,

상기 범용입출력보드(4)의 콘트롤 레지스터를 통하여 입력포트를 인에이블 시키고, 내부클럭의 발생을 지정하는 단계와,

지정된 내부클럭의 카운트치가 분주치(DRx)에 도달되면 그 카운트치를 감소시키는 단계와,

상기 카운트치가 분주치(DRx)/2인지를 판단하여 분주치에 도달되고 있다고 판단되는 경우 카운트된 클럭을 하강시키는 단계와,

상기 카운트치가 제로(0)에 도달되고 있지 않은 경우 그 클럭을 상승시키는 단게와,

인터럽트 대상의 포트를 인터럽트시키기 위해 인터럽트 인식레지스터를 통해 해당 비트를 1로 세트시키는 단계와,

PCI 로컬버스의 인터럽트를 활성화시키는 단계와,

현재의 어드레스 위상이 범용입출력보드(4)의 어드레스디코딩영역내에 있는지를 상기 제어회로의 제어신호에 따라 판정하는 단계와,

현재의 어드레스 위상이 해당 범용입출력보드의 어드레스디코딩영역내에 있다고 판정되는 경우 PCI로컬 버스의 인터럽트를 비활성화시키는 단계로 이루어지는 것으로서,

PCI로컬버스의 시스템클럭/디바이더에 의해 내부클럭의 분주치(DRx)가 결정되는 것을 특징으로 하는 범용입출력보드의 내부클럭 분주제어방법.