JP2002341960A - クロック信号の選択出力方法および選択出力回路 - Google Patents

Abstract

(57)【要約】 【課題】 周波数の異なる２以上のクロック信号の入力
時期に差があった場合にも、高低いずれか所望とする周
波数のクロック信号を適切に選択して出力することがで
きるクロック信号の選択出力方法および選択出力回路を
提供すること。 【解決手段】 入力される２つのクロック信号Ｓin１，
Ｓin２のクロック数を各別に計数するカウンタ１１ａ，
１１ｂおよびバッファ１２ａ，１２ｂと、カウンタ１１
ａ，１１ｂの計数値が所定値Ｎに速く達した側のクロッ
ク信号Ｓin１またはＳin２が入力されたバッファ１２ａ
または１２ｂに対して、クロック信号Ｓin１またはＳin
２を出力させるように切り換えるセレクタ１３と、カウ
ンタ１１ａまたは１１ｂの計数値が所定値Ｎに達したと
きはすべてのカウンタ１１ａ，１１ｂの計数値をリセッ
トするリセット回路１４と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック信号の選
択出力方法および選択出力回路に関し、詳細には、互い
に周波数の異なる２以上のクロック信号の入力時期に差
が有った場合にも、高低いずれか所望とする周波数のク
ロック信号を自動的に選択して出力するクロック信号の
選択出力方法および選択出力回路に関する。

【０００２】

【従来の技術】各種の電子回路は、クロック信号を動作
のベースとして用いられることが多く、また、用途に応
じて、高周波のクロック信号と低周波のクロック信号と
を選択的に適宜切り換えることも行われている。このよ
うなクロック信号の切換えは、従来、人手によって手動
で行われ、あるいは、ソフトウェアによる制御によって
行われている。

【０００３】例えば、データが記憶されたＤＲＡＭ（メ
モリ）はリフレッシュ処理によって記憶されたデータを
保持するが、このＤＲＡＭのメモリコントローラに対し
て、リフレッシュ処理のために所定のクロック信号を供
給する必要がある。このリフレッシュ処理のためのクロ
ック信号は低周波のクロック信号であってもよいが、Ｄ
ＲＡＭへのアクセススピードを向上させるには、より高
周波のクロック信号をメモリコントローラに供給する必
要がある。一方クロック信号のクロック周波数を高める
と、消費電力が増大し、発熱等の問題もあるため、単に
リフレッシュ処理のために用いる場合は、低周波のクロ
ック信号を供給すれば十分である。

【０００４】そこで、周辺機器が動作していない間は、
低周波数のクロック信号を供給しておき、ＤＲＡＭへの
アクセスのために周辺機器も立ち上がって動作している
ときは、高周波のクロックを供給するように、オペレー
タが手動で切り換えたり、その周辺機器のソフトウェア
によって自動的に切り換えることが行われている。

【０００５】

【発明が解決しようとする課題】しかし、オペレータが
手動で切り換える方法は、オペレータの勘違いなどによ
って選択を誤る場合があり、確実な切換えを行えない場
合がある。

【０００６】また、ソフトウェアによる切換えは、その
ソフトウェアを内蔵した機器自体が動作していないとき
は、適切な切換えを行うことができず、例えば上述した
ような周辺機器に内蔵されている場合には、周辺機器の
電源断によって、ソフトウェアの処理は停止し、元の遅
い周波数のクロック信号に切り換えることができなくな
り、ＤＲＡＭに記憶されたデータが消失してしまう事態
を招く。

【０００７】このように、クロック信号を適宜切り換え
て動作させる各種電子デバイス等においては、適切にク
ロック信号を切り換えることは非常に重要な課題となっ
ている。特に、所望とする周波数側のクロック信号が後
から入力された場合に、この所望とするクロック信号が
入力される前は、既に入力されている他のクロック信号
を出力しておき、所望とするクロック信号が入力された
後は、この所望とするクロック信号に適切に切り換えて
出力することが望まれている。

【０００８】本発明の目的は、上記事情に鑑み、互いに
周波数の異なる２以上のクロック信号の入力時期に差が
あった場合にも、高低いずれか所望とする周波数のクロ
ック信号を適切に選択して出力することができるクロッ
ク信号の選択出力方法および選択出力回路を提供するこ
とにある。

【０００９】

【課題を解決するための手段】第１の観点では、本発明
は、互いに異なる周波数で入力された２以上のクロック
信号のクロック数を各別に計数し、前記計数されたクロ
ック数に応じて、前記２以上のクロック信号のうち、ク
ロック周波数が最も高いクロック信号またはクロック周
波数が最も低いクロック信号を選択して出力することを
特徴とするクロック信号の選択出力方法を提供する。

【００１０】このように構成された本発明のクロック信
号の選択出力方法によれば、入力されたクロック信号の
クロック数を各別に計数することによって、クロック周
波数の高低を容易に判定することができるため、この計
数されたクロック数に基づいて、クロック周波数が最も
高いクロック信号またはクロック周波数が最も低いクロ
ック信号を選択して出力することによって、その時点に
おいて入力されている最高周波数のクロック信号または
最低周波数のクロック信号を確実に選択して出力するこ
とができる。

【００１１】なお、入力されているクロック信号のうち
最低周波数のクロック信号を選択出力するときは、外部
の機器の動作速度を抑制して省エネルギを図ることがで
き、例えばノート型のパーソナルコンピュータやＰＤＡ
等の動作時間を延長するのに役立つ。一方、入力されて
いるクロック信号のうち最高周波数のクロック信号を選
択出力するときは、外部の機器の動作速度を速めて、処
理速度を向上するのに役立つ。

【００１２】第２の観点では、本発明は、互いに異なる
周波数で入力された２以上のクロック信号のクロック数
を各別に計数し、前記２以上のクロック信号のうち、前
記クロック数の計数値が予め設定された所定値に最も速
く達した側のクロック信号を選択して出力させるととも
に、いずれかの計数値が前記所定値に達したときはすべ
ての計数値をリセットすることを特徴とするクロック信
号の選択出力方法を提供する。

【００１３】このように構成された本発明のクロック信
号の選択出力方法によれば、入力されたクロック信号の
クロック数を各別に計数することによって、クロック周
波数が高いクロック信号についての計数値は、クロック
周波数が低いクロック信号についての計数値よりも速く
所定値に達するため、この計数値が所定値に最も速く達
した側のクロック信号は、入力されたクロック信号のう
ち、最も高周波のクロック信号であり、このクロック信
号を選択して出力することによって、その時点において
入力されている最高周波数のクロック信号を確実に選択
して出力することができる。

【００１４】しかも、一旦、最高周波数のクロック信号
についての計数値が所定値に達したときは、すべての計
数をリセットして、再度、最初からクロック数の計数を
開始するため、より高周波数のクロック信号が後から入
力された場合には、少なくとも１回リセット後には、そ
の後から入力された高周波のクロック信号が選択出力さ
れるため、入力されているクロック信号のうち最高周波
数のクロック信号を常に出力することができる。

【００１５】なお、所定値を、クロック信号のクロック
周波数が、入力されてから安定するのに要する時間に対
応した値として設定しておくことによって、安定したク
ロック信号を出力することができる。

【００１６】第３の観点では、本発明は、上記第２の観
点の発明において、クロック周波数が高い方から２番目
以下のクロック信号のうち少なくとも１つは、常に入力
されていることを特徴とするクロック信号の選択出力方
法を提供する。

【００１７】このように構成された本発明のクロック信
号の選択出力方法によれば、クロック周波数が高い方か
ら２番目以下のクロック信号のうち少なくとも１つが、
常に入力されていることによって、少なくともその入力
されているクロック信号のうちで最高周波数のクロック
信号が出力されるため、常にいずれかのクロック信号の
出力を維持することができる。

【００１８】第４の観点では、本発明は、上記第２また
は第３の観点の発明において、入力されるクロック信号
は、そのクロック周波数が変化するものであることを特
徴とするクロック信号の選択出力方法を提供する。

【００１９】このように構成された本発明のクロック信
号の選択出力方法によれば、クロック周波数が変化する
ものであっても、その時点で最高周波数のクロック信号
を出力することができる。

【００２０】第５の観点では、本発明は、互いに異なる
周波数で入力された２以上のクロック信号のクロック数
を各別に計数する２以上のカウンタと、前記カウンタに
よって計数されたクロック数に応じて、前記２以上のク
ロック信号のうち、クロック周波数が最も高いクロック
信号またはクロック周波数が最も低いクロック信号を選
択して出力するセレクタと、を備えたことを特徴とする
クロック信号の選択出力回路を提供する。

【００２１】このように構成された本発明のクロック信
号の選択出力回路によれば、各カウンタが、入力された
クロック信号のクロック数を各別に計数することによっ
て、クロック周波数の高低を容易に判定することができ
るため、この計数されたクロック数に基づいて、セレク
タが、クロック周波数が最も高いクロック信号またはク
ロック周波数が最も低いクロック信号を選択して出力す
ることによって、その時点において入力されている最高
周波数のクロック信号または最低周波数のクロック信号
を確実に選択して出力することができる。

【００２２】なお、入力されているクロック信号のうち
最低周波数のクロック信号を選択出力するときは、外部
の機器の動作速度を抑制して省エネルギを図ることがで
き、例えばノート型のパーソナルコンピュータやＰＤＡ
等の動作時間を延長するのに役立つ。一方、入力されて
いるクロック信号のうち最高周波数のクロック信号を選
択出力するときは、外部の機器の動作速度を速めて、処
理速度を向上するのに役立つ。

【００２３】第６の観点では、本発明は、互いに異なる
周波数で入力される２以上のクロック信号のクロック数
を各別に計数する２以上のカウンタと、前記２以上のク
ロック信号のうち、前記カウンタの計数値が予め設定さ
れた所定値に最も速く達した側のカウンタに入力された
クロック信号を選択して出力させるセレクタと、いずれ
かのカウンタの計数値が前記所定値に達したときはすべ
てのカウンタの計数値をリセットするリセット回路と、
を備えたことを特徴とするクロック信号の選択出力回路
を提供する。

【００２４】このように構成された本発明のクロック信
号の選択出力回路によれば、各カウンタが、入力された
クロック信号のクロック数を各別に計数することによっ
て、クロック周波数が高いクロック信号についての計数
値は、クロック周波数が低いクロック信号についての計
数値よりも速く所定値に達するため、この計数値が所定
値に最も速く達した側のクロック信号は、入力されたク
ロック信号のうち、最も高周波のクロック信号であり、
セレクタが、この最高周波数のクロック信号を選択して
出力することによって、その時点において入力されてい
る最高周波数のクロック信号を確実に選択して出力する
ことができる。

【００２５】しかも、一旦、最高周波数のクロック信号
についての計数値が所定値に達したときは、リセット回
路が、すべての計数をリセットして、再度、カウンタが
最初からクロック数の計数を開始するため、より高周波
数のクロック信号が後から入力された場合には、少なく
とも１回リセット後には、その後から入力された高周波
のクロック信号が選択出力されるため、入力されている
クロック信号のうち最高周波数のクロック信号を常に出
力することができる。

【００２６】なお、所定値を、クロック信号のクロック
周波数が、入力されてから安定するのに要する時間に対
応した値として設定しておくことによって、安定したク
ロック信号を出力することができる。

【００２７】第７の観点では、本発明は、上記第６の観
点の発明において、２以上のクロック信号が各別に入力
される２以上のバッファをさらに備え、前記セレクタ
は、前記所定値に最も速く達した側のカウンタに入力さ
れたクロック信号が入力されたバッファに対して、入力
されているクロック信号を出力させるように切り換える
ことを特徴とするクロック信号の選択出力回路を提供す
る。

【００２８】このように構成された本発明のクロック信
号の選択出力回路によれば、クロック信号の出力切換え
を、バッファを用いて行うため、この切換えを瞬時に、
かつ確実に行うことができる。

【００２９】第８の観点では、本発明は、上記第６また
は第７の観点の発明において、２以上のカウンタのうち
少なくとも１つには、クロック周波数が高い方から２番
目以下のクロック信号のうち１つが、常に入力されてい
ることを特徴とするクロック信号の選択出力回路を提供
する。

【００３０】このように構成された本発明のクロック信
号の選択出力回路によれば、クロック周波数が高い方か
ら２番目以下のクロック信号のうち少なくとも１つが、
常に入力されていることによって、少なくともその入力
されているクロック信号のうちで最高周波数のクロック
信号が出力されるため、常にいずれかのクロック信号の
出力を維持することができる。

【００３１】第９の観点では、本発明は、上記第５〜第
８の観点の発明において、入力されるクロック信号は、
そのクロック周波数が変化するものであることを特徴と
するクロック信号の選択出力回路を提供する。

【００３２】このように構成された本発明のクロック信
号の選択出力回路によれば、クロック周波数が変化する
ものであっても、その時点で最高周波数のクロック信号
を出力することができる。

【００３３】

【発明の実施の形態】以下、図面を参照して、本発明に
かかるクロック信号の選択出力方法および選択出力回路
についての実施の形態について説明する。なお、これら
の実施の形態によって、各発明が限定されるものではな
い。

【００３４】ここで、図１は、本発明のクロック信号の
選択出力回路の一実施の形態を示す図、図２は、図１に
示した回路の作用を示すフローチャートである。図示の
クロック信号の選択出力回路１０は、入力される２つの
クロック信号Ｓin１，Ｓin２のクロック数を各別に計数
する２つのカウンタ１１ａ，１１ｂおよびバッファ１２
ａ，１２ｂと、これら２つのクロック信号Ｓin１，Ｓin
２のうち、カウンタ１１ａ，１１ｂの計数値が予め設定
された所定値Ｎに最も速く達した側のカウンタ１１ａま
たは１１ｂに入力されたクロック信号Ｓin１またはＳin
２を選択して、その選択されたクロック信号Ｓin１また
はＳin２が入力されたバッファ１２ａまたは１２ｂに対
して、入力されているクロック信号Ｓin１またはＳin２
を出力させるように切り換えるセレクタ１３と、いずれ
かのカウンタ１１ａまたは１１ｂの計数値が所定値Ｎに
達したときはすべてのカウンタ１１ａ，１１ｂの計数値
をゼロにリセットするリセット回路１４と、を備えた構
成である。

【００３５】ここで、カウンタ１１ａ，１１ｂは、計数
値が所定値Ｎに達するとハイレベル（Ｈレベル）の信号
が出力され、計数値が所定値Ｎに達する前はローレベル
（Ｌレベル）の信号が出力される。また、リセット回路
１４から出力されるＬレベルの信号によって、その計数
値はゼロにリセットされる。

【００３６】リセット回路１４は、論理ゲートのＮＯＲ
回路であり、両カウンタ１１ａ，１１ｂのうち、少なく
とも一方からＨレベルの信号が入力される（計数値が所
定値Ｎに達したとき）と、Ｌレベルの信号を出力し、両
方からＬレベルの信号が入力されている間（計数値が所
定値Ｎに達する前の計数中）は、Ｈレベルの信号が出力
される。

【００３７】セレクタ１３は、Ｈレベルの信号が入力さ
れた側のカウンタ１１ａまたは１１ｂに接続された側の
バッファ１２ａまたは１２ｂに対して、Ｌレベルの信号
を出力し、他方のバッファ１２ｂまたは１２ａに対し
て、Ｈレベルの信号を出力する。

【００３８】バッファ１２ａ，１２ｂには、それぞれク
ロック信号Ｓin１，Ｓin２が各別に入力されているが、
セレクタ１３からＨレベルの信号が入力されると、その
クロック信号Ｓin１，Ｓin２を出力せず、Ｌレベルの信
号が入力されると、そのクロック信号Ｓin１，Ｓin２を
出力する。

【００３９】次に、このクロック信号の選択出力回路１
０の作用について、フローチャート（図２参照）にした
がって説明する。なお、クロック信号Ｓin１は、クロッ
ク周波数２０ＭＨｚの信号であり、常に入力されてい
る。一方、クロック信号Ｓin２は、クロック周波数４０
ＭＨｚの信号であり、最初は入力されておらず、後から
入力される。

【００４０】まず、カウンタ１１ａ，１１ｂが動作し、
各カウンタ１１ａ，１１ｂに入力されたクロック信号Ｓ
in１，Ｓin２のクロック数をそれぞれ計数する（ステッ
プ１（Ｓ１））。ここでは、クロック信号Ｓin１のみが
入力されているため、カウンタ１１ａの計数値は時間の
経過とともに増加していくが、カウンタ１１ｂの計数値
は時間が経過してもゼロのままとなる。また、並行し
て、バッファ１２ａにクロック信号Ｓin１が入力される
（Ｓ２）。

【００４１】セレクタ１３は、時間の経過によって、カ
ウンタ１１ａまたはカウンタ１１ｂの計数値が所定値Ｎ
に達してＨレベルの信号が入力するのを待つ（Ｓ３，Ｓ
４）。当初は、クロック信号Ｓin１のみが入力されてい
るため、時間の経過によって、カウンタ１１ａの計数値
が所定値Ｎに達してＨレベルの信号が出力され、このカ
ウンタ１１ａから出力されたＨレベルの信号がセレクタ
１３に入力される。

【００４２】これによって、セレクタ１３は、カウンタ
１１ａに対応した側のバッファ１２ａを選択し、バッフ
ァ１２ａに対してＬレベルの信号を出力する（Ｓ５）。
なお、セレクタ１３は、初期的にＨレベルの信号が両バ
ッファ１２ａ，１２ｂに出力されているため、バッファ
１２ａに対してＬレベルの信号が出力されたときも、バ
ッファ１２ｂに対してはＨレベルの信号がそのまま維持
されている。

【００４３】セレクタ１３からＬレベルの信号が入力さ
れたバッファ１２ａは、入力しているクロック信号Ｓin
１を出力し、一方、Ｈレベルの信号が維持されているバ
ッファ１２ｂは信号の出力はせず、したがって、このク
ロック信号の選択出力回路１０からは、出力クロック信
号Ｓoutとして、クロック周波数２０ＭＨｚのクロック
信号Ｓin１が出力される（Ｓ７）。

【００４４】また、カウンタ１１ａから出力されたＨレ
ベルの信号は、リセット回路１４に入力され、リセット
回路１４は、このＨレベルの信号の入力によって、両カ
ウンタ１１ａ，１１ｂに対してＬレベルの信号を出力
し、両カウンタ１１ａ，１１ｂは、その計数値をゼロに
リセットする（Ｓ６）。クロック信号Ｓin１のみが入力
されている間は、上述したステップ１（Ｓ１）〜ステッ
プ７（Ｓ７）の処理が繰り返され、クロック信号Ｓin１
の出力が継続される。

【００４５】次に、途中から、クロック周波数４０ＭＨ
ｚのクロック信号Ｓin２が入力された場合の作用につい
て説明する。

【００４６】クロック信号Ｓin２が入力される前は、前
述した作用によってクロック信号Ｓin１が出力クロック
信号Ｓoutとして出力されているが、クロック信号Ｓin
２が入力されると、カウンタ１１ｂの計数値も時間の経
過とともに増加し、クロック信号Ｓin１よりもクロック
周波数が高いクロック信号Ｓin２が入力されているカウ
ンタ１１ｂの方が先行して、その計数値が所定値Ｎに達
する。また、各バッファ１２ａ，１２ｂには、クロック
信号Ｓin１，Ｓin２がそれぞれ入力される（Ｓ２）。

【００４７】セレクタ１３は、時間の経過によって、カ
ウンタ１１ａまたはカウンタ１１ｂの計数値が所定値Ｎ
に達してＨレベルの信号が入力するのを待つ（Ｓ３，Ｓ
４）が、カウンタ１１ｂの計数値が先に所定値Ｎに達し
てＨレベルの信号が出力され、このカウンタ１１ｂから
出力されたＨレベルの信号がセレクタ１３に入力され
る。これによって、セレクタ１３は、カウンタ１１ｂに
対応した側のバッファ１２ｂを選択し、バッファ１２ｂ
に対してＬレベルの信号を出力する（Ｓ８）。

【００４８】セレクタ１３からＬレベルの信号が入力さ
れたバッファ１２ｂは、入力しているクロック信号Ｓin
２が出力され、一方、バッファ１２ａは信号の出力はせ
ず、したがって、このクロック信号の選択出力回路１０
からは、出力クロック信号Ｓoutとして、クロック周波
数４０ＭＨｚのクロック信号Ｓin２が出力される（Ｓ
９）。

【００４９】また、カウンタ１１ｂから出力されたＨレ
ベルの信号は、リセット回路１４に入力され、リセット
回路１４は、このＨレベルの信号の入力によって、両カ
ウンタ１１ａ，１１ｂに対してＬレベルの信号を出力
し、両カウンタ１１ａ，１１ｂは、その計数値をゼロに
リセットする（Ｓ６）。

【００５０】この結果、クロック信号Ｓin１，Ｓin２の
両者が入力されている間は、上述したステップ１（Ｓ
１）〜ステップ４（Ｓ４），ステップ６（Ｓ６），ステ
ップ８（Ｓ８）〜ステップ９（Ｓ９）の処理が繰り返さ
れ、クロック信号Ｓin２の出力が継続される。さらに、
途中で、クロック信号Ｓin２の入力が停止されると、ク
ロック信号Ｓin２が入力される前の処理に戻って、クロ
ック信号Ｓin１の出力が継続される。

【００５１】このように、本実施の形態のクロック信号
の選択出力回路１０によれば、各カウンタ１１ａ，１１
ｂが、入力されたクロック信号Ｓin１，Ｓin２のクロッ
ク数を各別に計数することによって、セレクタ１３が、
入力されているクロック信号Ｓin１，Ｓin２のうち、常
にクロック周波数が高い方のクロック信号Ｓin２（Ｓin
２が入力されている場合）またはクロック信号Ｓin１
（Ｓin２が入力されていない場合）を選択して出力する
ため、出力クロック信号Ｓoutの出力を維持しつつ、そ
の時点において入力されている最高周波数のクロック信
号Ｓin２（Ｓin２が入力されている場合）またはクロッ
ク信号Ｓin１（Ｓin２が入力されていない場合）を確実
に選択して出力することができる。

【００５２】しかも、一旦、最高周波数のクロック信号
についての計数値が所定値Ｎに達したときは、リセット
回路１４が、両カウンタ１１ａ，１１ｂの計数値をゼロ
にリセットして、再度、カウンタ１１ａ，１１ｂが最初
からクロック数の計数を開始するため、より高周波数の
クロック信号Ｓin２が後から入力された場合には、少な
くとも１回リセット後には、その後から入力された高周
波のクロック信号Ｓin２が選択出力されるため、入力さ
れているクロック信号のうち最高周波数のクロック信号
を常に出力することができる。

【００５３】なお、上述した実施の形態においては、ク
ロック信号Ｓin２が途中から入力されるものであるが、
計数値Ｎはクロック信号Ｓin２のクロック周波数が安定
するのに要する時間に対応した値として設定されている
ため、安定した出力クロック信号Ｓoutを得ることがで
きる。

【００５４】また、クロック信号Ｓin２は、途中から入
力されるものとして説明したが、クロック信号Ｓin１と
同様に最初から入力されており、途中でクロック周波数
が１０ＭＨｚと４０ＭＨｚとで切り換わる信号としても
よい。この場合、クロック信号Ｓin２が１０ＭＨｚの間
は、２０ＭＨｚのクロック信号Ｓin１が出力クロック信
号Ｓoutとして出力され、クロック信号Ｓin２が４０Ｍ
Ｈｚに切り換わった後は、クロック信号Ｓin２が出力ク
ロック信号Ｓoutとして出力される。

【００５５】図３は、本発明のクロック信号の選択出力
回路の他の実施の形態を示す図である。図示のクロック
信号選択出力回路１０は、図１に示したクロック信号選
択出力回路に対してさらに、他のクロック信号Ｓin３が
入力されるカウンタ１１ｃがカウンタ１１ａ，１１ｂに
対して並列に接続され、バッファ１２ｃがバッファ１２
ａ，１２ｂに対して並列に接続され、セレクタ１３は、
これら３つのクロック信号Ｓin１，Ｓin２，Ｓin３のう
ち、カウンタ１１ａ，１１ｂ，１１ｃの計数値が予め設
定された所定値Ｎに最も速く達した側のカウンタ１１
ａ、１１ｂまたは１１ｃに入力されたクロック信号Ｓin
１、Ｓin２またはＳin３を選択して、その選択されたク
ロック信号Ｓin１、Ｓin２またはＳin３が入力されたバ
ッファ１２ａ、１２ｂまたは１２ｃに対して、入力され
ているクロック信号Ｓin１、Ｓin２またはＳin３を出力
させるように切り換え、リセット回路１４は、いずれか
のカウンタ１１ａまたは１１ｂの計数値が所定値Ｎに達
したときはすべてのカウンタ１１ａ，１１ｂ，１１ｃの
計数値をゼロにリセットするものとして構成されてい
る。

【００５６】すなわち、前述した実施の形態は、１つの
クロック信号Ｓin１が常に入力されており、他のクロッ
ク信号Ｓin２が入力され、あるいは入力停止されるクロ
ック信号選択出力回路であるのに対して、この実施の形
態は、１つのクロック信号Ｓin１が常に入力されてお
り、このクロック信号Ｓin１とはクロック周波数の異な
る他の２つのクロック信号Ｓin２（クロック周波数：Ｓ
in１＜Ｓin２），Ｓin３（クロック周波数：Ｓin２＜Ｓ
in３）が各別に入力され、あるいは各別に入力停止され
るクロック信号選択出力回路である。

【００５７】このように構成されたクロック信号選択出
力回路１０によれば、クロック信号Ｓin１のみが入力さ
れている期間中は、出力クロック信号Ｓoutとしてクロ
ック信号Ｓin１が出力され、Ｓin３が入力されずにＳin
２が入力されている期間中は、出力クロック信号Ｓout
としてクロック信号Ｓin２が出力され、Ｓin３が入力さ
れている期間中は、出力クロック信号Ｓoutとしてクロ
ック信号Ｓin３が出力されるため、出力クロック信号Ｓ
outの出力を維持しつつ、その時点において入力されて
いる最高周波数のクロック信号を確実に選択して出力す
ることができる。

【００５８】

【発明の効果】本発明のクロック信号の選択出力方法お
よびクロック信号の選択出力回路によれば、次の効果が
得られる。

【００５９】第１に、入力されたクロック信号のクロッ
ク数を各別に計数することによって、クロック周波数の
高低を容易に判定することができるため、この計数され
たクロック数に基づいて、クロック周波数が最も高いク
ロック信号またはクロック周波数が最も低いクロック信
号を選択して出力することによって、その時点において
入力されている最高周波数のクロック信号または最低周
波数のクロック信号を確実に選択して出力することがで
きる。

【００６０】第２に、入力されたクロック信号のクロッ
ク数を各別に計数することによって、クロック周波数が
高いクロック信号についての計数値は、クロック周波数
が低いクロック信号についての計数値よりも速く所定値
に達するため、この計数値が所定値に最も速く達した側
のクロック信号は、入力されたクロック信号のうち、最
も高周波のクロック信号であり、このクロック信号を選
択して出力することによって、その時点において入力さ
れている最高周波数のクロック信号を確実に選択して出
力することができる。

【００６１】しかも、一旦、最高周波数のクロック信号
についての計数値が所定値に達したときは、すべての計
数をリセットして、再度、最初からクロック数の計数を
開始するため、より高周波数のクロック信号が後から入
力された場合には、少なくとも１回リセット後には、そ
の後から入力された高周波のクロック信号が選択出力さ
れるため、入力されているクロック信号のうち最高周波
数のクロック信号を常に出力することができる。

【００６２】なお、所定値を、クロック信号のクロック
周波数が、入力されてから安定するのに要する時間に対
応した値として設定しておくことによって、安定したク
ロック信号を出力することができる。

【００６３】第３に、クロック周波数が高い方から２番
目以下のクロック信号のうち少なくとも１つが、常に入
力されていることによって、少なくともその入力されて
いるクロック信号のうちで最高周波数のクロック信号が
出力されるため、常にいずれかのクロック信号の出力を
維持することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態であるクロック信号の選択
出力回路を示す図である。

【図２】図１に示したクロック信号の選択出力回路の作
用を示すフローチャートである。

【図３】本発明の他の実施の形態であるクロック信号の
選択出力回路を示す図である。

【符号の説明】

１０ クロック信号の選択出力回路 １１ａ，１１ｂ カウンタ １２ａ，１２ｂ バッファ １３ セレクタ １４ リセット回路 Ｓin１，Ｓin２ 入力されるクロック信号 Ｓout 出力されるクロック信号

フロントページの続き (72)発明者 吉澤 史浩 東京都日野市旭が丘四丁目７番地の127 ジーイー横河メディカルシステム株式会社 内 Ｆターム(参考） 5B077 GG05 GG32 5B079 BA02 BB10 BC01 5J055 AX20 AX54 AX61 CX27 DX01 EX02 EZ00 EZ34 FX12 FX18 FX31 GX02 GX03 5M024 AA90 BB27 BB40 DD83 GG06 JJ02 JJ32 PP01 PP10

Claims (9)

【特許請求の範囲】
1. 【請求項１】 互いに異なる周波数で入力された２以上
   のクロック信号のクロック数を各別に計数し、前記計数
   されたクロック数に応じて、前記２以上のクロック信号
   のうち、クロック周波数が最も高いクロック信号または
   クロック周波数が最も低いクロック信号を選択して出力
   することを特徴とするクロック信号の選択出力方法。
2. 【請求項２】 前記２以上のクロック信号のうち、前記
   クロック数の計数値が予め設定された所定値に最も速く
   達した側のクロック信号を選択して出力させるととも
   に、いずれかの計数値が前記所定値に達したときはすべ
   ての計数値をリセットすることを特徴とする請求項１に
   記載のクロック信号の選択出力方法。
3. 【請求項３】 クロック周波数が高い方から２番目以下
   のクロック信号のうち少なくとも１つは、常に入力され
   ていることを特徴とする請求項２に記載のクロック信号
   の選択出力方法。
4. 【請求項４】 前記入力されたクロック信号は、そのク
   ロック周波数が変化するものであることを特徴とする請
   求項１〜３のいずれか一つに記載のクロック信号の選択
   出力方法。
5. 【請求項５】 互いに異なる周波数で入力された２以上
   のクロック信号のクロック数を各別に計数する２以上の
   カウンタと、 前記カウンタによって計数されたクロック数に応じて、
   前記２以上のクロック信号のうち、クロック周波数が最
   も高いクロック信号またはクロック周波数が最も低いク
   ロック信号を選択して出力するセレクタと、を備えたこ
   とを特徴とするクロック信号の選択出力回路。
6. 【請求項６】 前記セレクタは、前記２以上のクロック
   信号のうち、前記カウンタの計数値が予め設定された所
   定値に最も速く達した側のカウンタに入力されたクロッ
   ク信号を選択して出力させるものであり、さらに、いず
   れかのカウンタの計数値が前記所定値に達したときはす
   べてのカウンタの計数値をリセットするリセット回路を
   備えたことを特徴とする請求項５に記載のクロック信号
   の選択出力回路。
7. 【請求項７】 前記２以上のクロック信号が各別に入力
   される２以上のバッファをさらに備え、前記セレクタ
   は、前記所定値に最も速く達した側のカウンタに入力さ
   れたクロック信号が入力されたバッファに対して、入力
   されているクロック信号を出力させるように切り換える
   ことを特徴とする請求項６に記載のクロック信号の選択
   出力回路。
8. 【請求項８】 前記２以上のカウンタのうち少なくとも
   １つには、クロック周波数が高い方から２番目以下のク
   ロック信号のうち１つが、常に入力されていることを特
   徴とする請求項６または７に記載のクロック信号の選択
   出力回路。
9. 【請求項９】 前記入力されたクロック信号は、そのク
   ロック周波数が変化するものであることを特徴とする請
   求項５〜８のいずれか一つに記載のクロック信号の選択
   出力回路。