JPH0887344A

JPH0887344A - クロック発生装置

Info

Publication number: JPH0887344A
Application number: JP6248335A
Authority: JP
Inventors: Koji Oba; 浩司大場
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-09-19
Filing date: 1994-09-19
Publication date: 1996-04-02
Anticipated expiration: 2012-10-27
Also published as: JP2669360B2

Abstract

(57)【要約】【目的】起動時に複数のクロック発生回路から、発振状
態のクロック発生回路を選択し、発振不良等によるシス
テムの動作不良を回避し安全にクロックを供給するクロ
ック発生装置の提供。【構成】複数のクロック発生回路(1、2)と、カウンタと
記憶手段を含み複数のクロック発生回路からのクロック
を夫々入力し予め定めたカウント値に達すると選択信号
を出力する複数のクロック検出手段(16、20)と、クロッ
ク発生回路から出力されるクロック(3、4)のうち、クロ
ック検出手段から出力される選択信号(27、28)に基づき
クロックを選択出力する選択手段(12)と、最初に出力さ
れた選択信号に基づき、クロック検出手段の発振検出動
作を停止させる制御回路と、を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はクロック発生装置に関
し、複数のクロック発生回路を有するクロック発生装置
に関する。

【０００２】

【従来の技術】中央処理装置（ＣＰＵ）及びその周辺回
路等にシステム・クロックを供給するクロック発生装置
の従来の構成の一例を図５を参照して説明する。

【０００３】図５を参照して、従来のクロック発生装置
は、２つのクロック発生回路１、２を備え、レジスタ５
により、起動時にはシステム・クロック９としてクロッ
ク発生回路１から出力されるクロック３に固定されてお
り、一旦システムが起動した後に、レジスタ５の内容を
“０”から“１”に書き換えて、選択回路１２により、
クロック発生回路１からクロック発生回路２に切り換
え、クロック発生回路２から出力されるクロック４をシ
ステム・クロック９としてＣＰＵ１０および周辺回路１
１に供給している。

【０００４】すなわち、図５の従来のクロック発生装置
（「従来例１」という）においては、クロック発生回路
１のクロック３にて起動後に、クロック発生回路２が正
しく発振しているか否かをチェックし、クロック発生回
路２が発振している場合には、レジスタ５の内容を書き
換え、クロック発生回路２側に切換える。

【０００５】この場合、クロック発生回路２が正しく発
振しているか否かのチェックは、例えばカウンタ（不図
示）によりクロック発生回路２のクロック４を計数し、
計数値が所定の値に達した場合に、カウンタのオーバー
フロー信号等に基づきレジスタ５を“１”にセットして
クロック発生回路２が選択されるように構成される。

【０００６】前記従来例１とは別に、例えば特開平３−
１７５７３７号公報には、圧電素子のインピーダンスが
経時変化等により大きくなっても安定して発振起動する
デジタル温度補償型圧電発振器として、図６に示すよう
に、電圧制御発振器４５とクロック発生回路４７を有
し、電圧制御発振器４５が発振しなくなると、分周回路
４６から信号が出力されなくなり、切換回路４９および
切換制御回路４８により、クロック信号ＣＫを、電圧制
御発振器４５からクロック発生回路４７に切り換えると
ともに、電圧制御発振器４５の増幅度を高くする。この
結果、電圧制御発振器４５が発振起動するために、分周
回路４６から信号が出力されるようになり、切換回路４
９は分周回路４６からの信号をクロック信号ＣＫとして
切り換える圧電発振器（「従来例２」という）が開示さ
れている。

【０００７】

【発明が解決しようとする課題】前記従来例１では、シ
ステム起動時にクロック発生回路１を常に選択するよう
に固定されており、実際にはクロック発生回路２のみを
使う場合にも、まずクロック発生回路１により起動し、
レジスタ５の内容を書き換えることにより、クロック発
生回路２に切り換えた後に、クロック発生回路２が用い
られている。

【０００８】すなわち、前記従来例１のシステムでは、
クロック発生回路２のみを用いる場合にも、クロック発
生回路１をＣＰＵ１０等のシステムに接続することが必
要とされる。

【０００９】ところで、複数のクロック発生回路を有す
るのは主として以下の理由による。すなわち、マイクロ
コンピュータ等において、高速動作を必要とする機能
と、低速で低消費電力で動作する機能の双方を共に実現
する際に、それぞれの機能に対応した高い周波数のクロ
ック発生回路と遅い周波数のクロックを発生するクロッ
ク発生回路の双方を備えることが必要とされること、及
び、システムの信頼性を上げるために、一のクロック発
生源が発振不良等の場合、他のクロック発生回路で代替
するためである。

【００１０】しかしながら、前記従来例１では、起動時
にはまずクロック発生回路１が選択されるため、端子の
リーク電流（結露、あるいは半田不良等による）や、発
振子とのマッチング等により、クロック発生回路１自体
が発振しなかった場合には、たとえクロック発生回路２
が正常に発振している場合でも、システムを全く起動す
ることができないという問題がある。

【００１１】また、前記従来例２では、起動時に電圧制
御発振器４５とクロック発生回路４７が両方発振してい
る場合は、電圧制御発振器４５に切り換わってしまい、
目的とするクロック発生回路を任意に選択することがで
きないという問題がある。

【００１２】従って、本発明は前記問題点を解消し、複
数のクロック発生回路を備えたシステムにおいて、起動
時に複数のクロック発生回路から発振しているクロック
発生回路を選択することを可能とし、発振不良等による
システムの動作不良を回避して安全にクロックを供給す
るクロック発生装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】前記目的を達成するた
め、本発明のクロック発生装置は、複数のクロック発生
回路と、前記複数のクロック発生回路より出力されるク
ロックを夫々入力し予め定めたカウント値に達すると発
振検出信号を出力する複数のカウンタ手段と、最初に発
振検出信号を出力した前記カウンタ手段に入力されるク
ロックを選択出力する選択手段と、を有することを特徴
とするものである。

【００１４】また、本発明のクロック発生装置は、好ま
しくは、前記カウンタ手段から出力される発振検出信号
を記憶する記憶手段と、前記記憶手段に発振検出信号が
記憶されると、それ以降、前記カウンタ手段により出力
される発振検出信号を無効化する制御手段と、を有する
ことを特徴とする。

【００１５】そして、本発明のクロック発生装置は、好
ましい態様として、複数のクロック発生回路と、前記複
数のクロック発生回路に対応して設けられ、少なくとも
カウンタと記憶手段とを含み、前記クロック発生回路か
らのクロックを夫々入力し前記複数のクロック発生回路
の発振状態を検出する複数のクロック検出手段と、前記
複数のクロック発生回路から出力されるクロックのう
ち、前記クロック検出手段のいずれかから出力される発
振検出信号に基づきクロックを選択出力する選択手段
と、前記複数のクロック検出手段から最初に出力された
発振検出信号に基づき、前記複数のクロック検出手段に
おける以後の発振検出動作を無効化する停止信号を出力
する制御手段と、を有することを特徴とするものであ
る。

【００１６】また、本発明のクロック発生装置において
は、前記複数のクロック検出手段について、発振検出動
作を禁止／許可する情報をそれぞれ記憶する情報記憶手
段を設けるように構成してもよい。

【００１７】さらに、本発明のクロック発生装置におい
ては、好ましくは、前記記憶手段がセット端子及びリセ
ット端子を有するフリップ・フロップから構成され、リ
セット時にアクティブとされるリセット信号により零ク
リアされることを特徴とする。

【００１８】本発明のクロック発生装置においては、前
記クロック検出手段が、カウンタのオーバーフロー信号
と前記停止信号との論理積を前記フリップフロップのセ
ット端子に入力するように構成されたことを特徴とす
る。

【００１９】

【作用】本発明によれば、起動時において、複数のクロ
ック発生回路の、発振状態を検出する信号に基づき、発
振しているクロック発生回路を選択することができるた
め、発振不良等によるシステムの暴走を防ぐとともに、
また、起動のみのための用いられるクロック発生回路を
接続することを不要としている。

【００２０】また、本発明によれば、最初に発振が検出
されたクロック発生回路を選択した後は、以降クロック
発生回路の発振の検出を無効とするように制御すること
により、複数のクロック発生回路から出力されるクロッ
クの衝突が回避される。

【００２１】さらに、本発明によれば、前記複数のクロ
ック検出手段について、発振検出動作を禁止／許可する
情報を記憶する情報記憶手段を設けるように構成した場
合、起動時のクロック発生回路を任意に切り換えること
が可能とされる。なお、複数のクロック検出手段のすべ
てについて発振検出動作を許可するように設定した場
合、請求項１又は請求項３に記載される発明と等価とな
る。

【００２２】

【実施例１】図１は、本発明の実施例１の構成を示すブ
ロック図である。

【００２３】図１を参照して、本実施例は、２つのクロ
ック発生回路であるクロック発生回路１、２と、クロッ
ク発生回路１、２から出力されるクロック３、４のそれ
ぞれの発振状態を検出するクロック検出回路１６、２０
と、クロック検出回路１６、２０から出力される選択信
号２７、２８を入力し、クロック発生回路１、２から出
力されるクロック３、４のいずれかを選択してシステム
・クロック９として出力する選択回路１２と、選択信号
２７、２８のいずれか一方がアクティブ（＝“１”）に
なったときにクロック検出回路１６、２０の検出動作を
停止するための停止信号２３を発生するＮＯＲ回路２２
と、から構成されている。

【００２４】クロック検出回路１６は、クロック発生回
路１から出力されるクロック３を計数するカウンタ１３
と、カウンタ１３のカウント値が所定値に達した時に出
力されるオーバーフロー信号２５とＮＯＲ回路２２から
出力される停止信号２３とを入力とするＡＮＤ回路１４
と、ＡＮＤ回路１４の出力をセット端子Ｓの入力とし、
リセット信号２１をリセット端子Ｒの入力とし、出力Ｑ
を選択信号２７として出力するフリップ・フロップ１５
と、から構成されている。

【００２５】クロック検出回路２０は、クロック発生回
路２から出力されるクロック４を計数するカウンタ１７
と、カウンタ１７のカウント値が所定値に達した時に出
力されるオーバーフロー信号２６とＮＯＲ回路２２から
出力される停止信号２３とを入力とするＡＮＤ回路１８
と、ＡＮＤ回路１８の出力をセット端子Ｓの入力とし、
リセット信号２１をリセット端子Ｒの入力とし、出力Ｑ
を選択信号２８として出力するフリップ・フロップ１９
と、から構成されている。

【００２６】選択回路１２は、クロック３と選択信号２
７とを入力とするＡＮＤ回路７と、クロック４と選択信
号２８とを入力とするＡＮＤ回路８と、ＡＮＤ回路７、
８の出力を入力とするＯＲ回路２４と、から構成されて
いる。選択回路１２から出力されるシステム・クロック
９はＣＰＵ１０と周辺回路１１に供給される。

【００２７】図１及び図２を参照して、本実施例の動作
について説明する。図２には、本実施例のタイミング図
が示されている。

【００２８】まず始めに、クロック発生回路１が発振を
開始し、クロック発生回路２が停止している場合につい
て説明する。なお、フリップ・フロップ１５、１９は、
リセット信号２１によりその出力Ｑが当初“０”にリセ
ットされ、選択信号２７、２８はいずれも“０”である
ものとする。

【００２９】クロック発生回路１が発振を開始し、クロ
ック３がカウンタ１３に供給され、カウンタ１３はカウ
ントアップ動作を行なう。そして、カウンタ１３は予め
定めた所定のカウント値に達するとオーバーフロー信号
２５を発生する。

【００３０】オーバーフロー信号２５が発生する時点ま
では、フリップ・フロップ１５、１９の出力Ｑはいずれ
も“０”とされているため、選択信号２７、２８は共に
“０”とされ、クロック３、４はＡＮＤ回路７、８を導
通せず、選択回路１２はどちらのクロックも選択出力せ
ず、このためシステム・クロック９は出力されない。

【００３１】そして、フリップ・フロップ１５、１９の
出力が共に“０”の時には、ＮＯＲ回路２２の出力は
“１”とされ、カウンタ１３の出力であるオーバーフロ
ー信号２５の値は、ＡＮＤ回路１４を導通してフリップ
・フロップ１５のセット端子Ｓに伝達されている。

【００３２】このため、カウンタ１３のオーバーフロー
信号２５がアクティブ（＝“１”）となると、ＡＮＤ回
路１４を介してフリップ・フロップ１５をセット状態と
し、その出力Ｑ、すなわち選択信号２７が“１”とな
る。

【００３３】図２に示すように、この時点でフリップ・
フロップ１９は、クロック発生回路２が発振していない
ためにカウンタ１７はオーバーフローせず、その出力
Ｑ、すなわち選択信号２８は“０”のままとなってい
る。

【００３４】フリップ・フロップ１５の出力が“１”、
フリップ・フロップ１９の出力が“０”であるため、選
択信号２７（＝“１”）によって、選択回路１２のＡＮ
Ｄ回路７はクロック３を導通させ、ＯＲ回路２４を介し
てクロック発生回路１のクロック３がシステム・クロッ
ク９として出力される。

【００３５】一方、ＮＯＲ回路２２の一方の入力である
選択信号２７が“１”となることよって、ＮＯＲ回路２
２の出力である停止信号２３は“０”となり、ＡＮＤ回
路１４、１８の出力をともに“０”にマスクし、このた
めオーバーフロー信号２５、２６はＡＮＤ回路１４、１
８から出力されず、クロック検出回路１６、２０におけ
る以後のクロックの検出動作が実質的に停止される。

【００３６】すなわち、図２に示すようにカウンタ１３
はオーバーフロー信号２５を出力した後に再びクロック
３のカウントアップ動作を開始し、所定時間経過後にオ
ーバーフロー信号２５をアクティブとするが、このオー
バーフロー信号２５は停止信号２３の制御のもとＡＮＤ
回路１４を導通しない。

【００３７】そして、図２に示すように、後にクロック
発生回路２が発振を開始して、カウンタ１７がオーバー
フロー信号２６を出力しても、オーバーフロー信号２６
はＡＮＤ回路１８を導通せず、フリップ・フロップ１９
のセット端子Ｓには伝達されないため、フリップ・フロ
ップ１９の出力である選択信号２８はそのまま“０”の
状態に保持される。

【００３８】図２には、クロック発生回路１の発振が検
出された後にクロック発生回路２が発振を開始する例に
ついて説明したが、クロック発生回路１とクロック発生
回路２がほぼ同時に発振を開始した場合にも、カウンタ
１３、１７のオーバーフロー信号２５、２６が早くアク
ティブとなった方が、システム・クロック９として選択
され、遅い方は停止信号２３によってクロックの検出が
停止される。

【００３９】

【実施例２】次に図３を参照して、本発明の第２の実施
例を説明する。

【００４０】本実施例では、前記第１の実施例とは異な
り、３つのクロック発生回路１、２、３６と、これに対
応する３つのクロック検出回路１６、２０、３０と、３
つのクロック検出回路から出力される選択信号２７、２
８、３７、及び３つのクロック３、４、３５を入力し
て、一のクロックをシステム・クロック９として出力す
る選択回路１２と、選択信号２７、２８、３７を入力と
してこれらのうちいずれか一が“１”の時に停止信号２
３を“０”とする３入力ＮＯＲ回路２２と、から構成さ
れている。

【００４１】クロック検出回路１６、２０は前記第１の
実施例と同一の構成であるため説明を省略する。

【００４２】クロック検出回路３０は、クロック検出回
路１６、２０と同様に構成され、クロック発生回路３６
から出力されるクロック３５を計数するカウンタ３４と
カウンタ３４のカウント値が所定値に達した時に出力さ
れるオーバーフロー信号３３とＮＯＲ回路２２から出力
される停止信号２３とを入力とするＡＮＤ回路３２と、
ＡＮＤ回路３２の出力をセット端子Ｓの入力とし、リセ
ット信号２１をリセット端子Ｒの入力とし、出力Ｑを選
択信号３７として出力するフリップ・フロップ３１と、
から構成されている。

【００４３】本実施例においても、前記第１の実施例と
同様にして、３つのクロック発生回路１、２、３６のう
ち最初にオーバーフローしたクロック検出回路に入力さ
れるクロックをシステム・クロックとして選択するもの
である。

【００４４】

【実施例３】本発明の第３の実施例を図４を参照して説
明する。

【００４５】図４に示すように、本実施例は、図１に示
す前記第１の実施例に、動作禁止レジスタ５０、５１、
及び動作禁止レジスタ５０、５１のそれぞれの出力とリ
セット信号２１とを入力とするＯＲ回路５２、５３とが
追加され、ＯＲ回路５２、５３の出力をそれぞれフリッ
プ・フロップ１９、１５のリセット端子Ｒに接続した点
が、前記第１の実施例と相違している。本実施例では、
動作禁止レジスタ５０、５１の値により、クロック発生
回路１、２のいずれかを指定することが可能とされてい
る。

【００４６】すなわち、図４を参照して、本実施例にお
いては、動作禁止レジスタ５０、５１はフリップ・フロ
ップ１９、１５にそれぞれ対応しており、動作禁止レジ
スタ５０又は５１のうち一方を“１”、他方を“０”と
することにより、“１”の動作禁止レジスタに対応する
フリップ・フロップはリセットされてその出力である選
択信号が“０”状態とされるため、選択回路１２は、動
作禁止レジスタ５０又は５１のうち“１”にセットされ
た方に対応するクロック発生回路からのクロックの選択
を解除する。

【００４７】ここで動作禁止レジスタ５０を“０”、動
作禁止レジスタ５１を“１”にセットした場合を考え
る。動作禁止レジスタ５１に対応するフリップ・フロッ
プ１５のリセット端子Ｒは“１”とされて出力Ｑ、すな
わち選択信号２７として“０”が出力される。また、選
択信号２８は、図２に示したように、最初“０”とされ
ている。これは、起動時においてリセット信号２１がア
クティブとされた時点で、ＯＲ回路５２を介してフリッ
プ・フロップ１９のリセット端子Ｒが“１”とされ出力
Ｑ、すなわち選択信号２８が“０”にリセットされるた
めである。

【００４８】この状態で、ＮＯＲ回路２２の出力である
停止信号２３は“１”とされ、カウンタ１３、１７のオ
ーバーフロー信号２５、２６はＡＮＤ回路１４、１８を
それぞれ導通してフリップ・フロップ１５、１８のセッ
ト端子Ｓに伝達するため、クロック検出回路１６、２０
はクロック３、４の検出動作を行なうようになるが、一
方のクロック検出回路１６のフリップ・フロップ１５は
動作禁止レジスタ５１によってリセット状態とされるた
め、クロック発生回路１が先に発振してオーバーフロー
信号２５が“１”となり、フリップ・フロップ１５に伝
達されても、選択信号２７は“１”にセットされること
はなく、選択回路１２において、クロック発生回路１か
ら出力されるクロック３がシステム・クロック９として
出力されることはない。

【００４９】そして、“０”がセットされた動作禁止レ
ジスタ５０に対応するフリップ・フロップ１９にオーバ
ーフロー信号２６が到達した場合にのみ、クロック発生
回路２からのクロック４が選択回路１２を介して出力さ
れ、システム・クロック９として、ＣＰＵ１０や周辺回
路１１に供給される。

【００５０】以上の通り、本実施例では、起動後に選択
されるクロック発生回路を任意に切り換えることが可能
とされ、システムに応じたクロックを適宜選択すること
が可能とされる。そして、動作禁止レジスタ５０、５１
をいずれも“０”に設定した場合には、クロック検出回
路１６、２０はいずれも発振検出動作を行うために、本
実施例は前記第１の実施例と同様に動作する。なお、本
実施例は、３個以上のクロック発生回路を備えた構成に
も同様にして適用される。

【００５１】以上、本発明を上記各種実施例に即して説
明したが、本発明は、上記態様にのみ限定されるもので
なく、本発明の原理に準ずる各種態様を含むものであ
る。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
起動時において、複数のクロック発生回路から発振して
いるクロック発生回路を選択することができ、発振不良
等によるシステムの暴走を防ぐことが可能とされ、シス
テムの信頼性を向上すると共に、システムの起動のみの
ためにしか用いられないクロック発生回路を接続するこ
とが不要とされるという効果がある。

【００５３】また、本発明によれば、最初に発振が検出
されたクロック発生回路を選択した後は、以降クロック
発生回路の発振の検出を無効とするように制御すること
により、複数のクロック発生回路から出力されるクロッ
クの衝突が確実に回避される。

【００５４】さらに、本発明（請求項４）によれば、複
数のクロック検出手段について、発振検出動作を禁止／
許可する情報を記憶する情報記憶手段を設けるように構
成した場合、複数のクロック発生回路の中から使用する
１又は複数のクロック発生回路を任意に切り換えること
が可能とされ、システムに応じたクロックを適宜選択す
ることが可能とされる。

【００５５】そして、本発明は、好ましい態様において
は、例えば請求項３に記載される簡易な回路から構成さ
れ、回路規模の増大を抑止しつつ、システムの信頼性を
向上し、かつシステムに適合したシステム・クロックを
安全確実に提供するという効果を有する。さらに、請求
項５又は６による構成を実装した場合にも、本発明の上
記効果を同様に達成するものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示すブロック図
である。

【図２】本発明の第１の実施例のタイミング図である。

【図３】本発明の第２の実施例の構成を示すブロック図
である。

【図４】本発明の第３の実施例の構成を示すブロック図
である。

【図５】従来例１の構成を示すブロック図である。

【図６】従来例２の構成を示すブロック図である。

【符号の説明】

１、２、３６、４７…クロック発生回路３、４、３５…クロック５…レジスタ６…インバータ回路７、８、１４、１８、２９、３２…ＡＮＤ回路９…システム・クロック１０…ＣＰＵ１１…周辺回路１２…選択回路１３、１７、３４…カウンタ１５、１９、３１…フリップ・フロップ１６、２０、３０…クロック検出回路２１…リセット信号２２…ＮＯＲ回路２３…停止信号２４…ＯＲ回路２５、２６、３３…オーバーフロー信号２７、２８、３７…選択信号４１…温度検出器４２…Ａ／Ｄ変換器４３…関数発生回路４４…制御電圧発生回路４５…電圧制御発振器４６…分周回路４８…切換制御回路４９…切換回路５０、５１…動作禁止レジスタ

Claims

【特許請求の範囲】

【請求項１】複数のクロック発生回路と、前記複数のクロック発生回路より出力されるクロックを
夫々入力し予め定めたカウント値に達すると発振検出信
号を出力する複数のカウンタ手段と、最初に発振検出信号を出力した前記カウンタ手段に入力
されるクロックを選択出力する選択手段と、を有することを特徴とするクロック発生装置。
【請求項２】前記カウンタ手段から出力される発振検出
信号を記憶する記憶手段と、前記記憶手段に発振検出信号が記憶されると、それ以
降、前記カウンタ手段により出力される発振検出信号を
無効化する制御手段と、を有することを特徴とする請求
項１記載のクロック発生装置。
【請求項３】複数のクロック発生回路と、前記複数のクロック発生回路に対応して設けられ、少な
くともカウンタと記憶手段とを含み、前記クロック発生
回路からのクロックを夫々入力し前記複数のクロック発
生回路の発振状態を検出する複数のクロック検出手段
と、前記複数のクロック発生回路から出力されるクロックの
うち、前記クロック検出手段のいずれかから出力される
発振検出信号に基づきクロックを選択出力する選択手段
と、前記複数のクロック検出手段から最初に出力された発振
検出信号に基づき、前記複数のクロック検出手段におけ
る以後の発振検出動作を無効化する停止信号を出力する
制御手段と、を有することを特徴とするクロック発生装置。
【請求項４】前記複数のクロック検出手段について、発
振検出動作を禁止／許可する情報をそれぞれ記憶する情
報記憶手段を設けたことを特徴とする請求項１ないし３
のいずれか一に記載のクロック発生装置。
【請求項５】前記記憶手段がセット端子及びリセット端
子を有するフリップ・フロップから構成され、リセット
時にアクティブとされるリセット信号により零クリアさ
れることを特徴とする請求項２又は３記載のクロック発
生装置。
【請求項６】前記クロック検出手段が、前記カウンタの
オーバーフロー信号と前記制御手段から出力される停止
信号との論理積を前記フリップフロップのセット端子に
入力するように構成されたことを特徴とする請求項５記
載のクロック発生装置。