JPH09282045A - 多重化クロック分配方式 - Google Patents
多重化クロック分配方式Info
- Publication number
- JPH09282045A JPH09282045A JP8115821A JP11582196A JPH09282045A JP H09282045 A JPH09282045 A JP H09282045A JP 8115821 A JP8115821 A JP 8115821A JP 11582196 A JP11582196 A JP 11582196A JP H09282045 A JPH09282045 A JP H09282045A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- systems
- master
- multiplexed
- clock master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】クロック信号の完全多重化を図ると共に、信頼
性の高いクロック供給を実現することができる多重化ク
ロック分配方式の提供。 【解決手段】複数の系はそれぞれ、クロック発生手段
と、クロック分配手段と、クロック選択手段と、を有
し、各系のクロック選択手段は、電源投入後、自系のク
ロック発生手段が出力するクロックが安定状態に入る
と、クロックマスタ選択シーケンスを実行し、最も早く
クロックシーケンスを実行した系のクロックを選択し、
これにより、全系のクロック選択手段、選択された系の
クロックを自系の同期処理装置へ供給する。
性の高いクロック供給を実現することができる多重化ク
ロック分配方式の提供。 【解決手段】複数の系はそれぞれ、クロック発生手段
と、クロック分配手段と、クロック選択手段と、を有
し、各系のクロック選択手段は、電源投入後、自系のク
ロック発生手段が出力するクロックが安定状態に入る
と、クロックマスタ選択シーケンスを実行し、最も早く
クロックシーケンスを実行した系のクロックを選択し、
これにより、全系のクロック選択手段、選択された系の
クロックを自系の同期処理装置へ供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、多重化ハードウェ
ア方式のフォールト・トレラント・コンピュータに関
し、特に、多重化ハードウェアの各々に多重化同期クロ
ックを供給する多重化クロック信号の同期方式に関す
る。
ア方式のフォールト・トレラント・コンピュータに関
し、特に、多重化ハードウェアの各々に多重化同期クロ
ックを供給する多重化クロック信号の同期方式に関す
る。
【０００２】
【従来の技術】従来、ＣＰＵ等のハードウェアを複数の
系に多重化した装置におけるクロック信号として、１系
統のクロックを全ての系に供給して同期を採るという方
式が用いられている。このため、クロック部の障害が発
生すると複数の系統の回路が全て停止することになり、
システム全体がダウンしてしまうことになる。
系に多重化した装置におけるクロック信号として、１系
統のクロックを全ての系に供給して同期を採るという方
式が用いられている。このため、クロック部の障害が発
生すると複数の系統の回路が全て停止することになり、
システム全体がダウンしてしまうことになる。
【０００３】そして、ハードウェア装置を多重化し独立
した複数のサブシステムの結合によって超高信頼性、フ
ォールトトレランス性をもたせるようにした従来のフォ
ールトトレラント型のコンピュータにおいては、クロッ
クを多重化したシステムは存在しない。これは、全ての
系（サブシステム）での同期を必要とする回路に対して
共通のクロックを供給することが必要とされることによ
る。
した複数のサブシステムの結合によって超高信頼性、フ
ォールトトレランス性をもたせるようにした従来のフォ
ールトトレラント型のコンピュータにおいては、クロッ
クを多重化したシステムは存在しない。これは、全ての
系（サブシステム）での同期を必要とする回路に対して
共通のクロックを供給することが必要とされることによ
る。
【０００４】
【発明が解決しようとする課題】このため、従来フォー
ルト・トレラント・コンピュータでは、クロック回路に
おける単一故障により、コンピュータシステム全体がダ
ウンしてしまうという問題点を有している。
ルト・トレラント・コンピュータでは、クロック回路に
おける単一故障により、コンピュータシステム全体がダ
ウンしてしまうという問題点を有している。
【０００５】これは、従来のフォールト・トレラント・
コンピュータのクロック部は、他の多重化されているハ
ードウェアとは異なり、システムの動作中に故障した系
の保守や交換（オンライン交換）することができないこ
とによる。
コンピュータのクロック部は、他の多重化されているハ
ードウェアとは異なり、システムの動作中に故障した系
の保守や交換（オンライン交換）することができないこ
とによる。
【０００６】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、クロック信号の完全多
重化を図ると共に、信頼性の高いクロック供給を実現す
ることができる多重化クロック分配方式を提供すること
にある。
れたものであって、その目的は、クロック信号の完全多
重化を図ると共に、信頼性の高いクロック供給を実現す
ることができる多重化クロック分配方式を提供すること
にある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多重化クロック分配方式は、複数の系
からなる多重化ハードウェア方式のフォールトトレラン
ト型情報処理装置において、前記複数の系がそれぞれ、
クロック発生手段と、クロック分配手段と、クロック選
択手段と、を有し、各系の前記クロック選択手段は、電
源投入後、自系のクロック発生手段が出力するクロック
が安定状態に入ると、クロックマスタ選択シーケンスを
実行し、最も早くクロックシーケンスを実行した系のク
ロックを選択することにより、全系のクロック選択手段
が、前記選択された系のクロックを自系の同期処理手段
へ供給する、ことを特徴としたものである。
め、本発明に係る多重化クロック分配方式は、複数の系
からなる多重化ハードウェア方式のフォールトトレラン
ト型情報処理装置において、前記複数の系がそれぞれ、
クロック発生手段と、クロック分配手段と、クロック選
択手段と、を有し、各系の前記クロック選択手段は、電
源投入後、自系のクロック発生手段が出力するクロック
が安定状態に入ると、クロックマスタ選択シーケンスを
実行し、最も早くクロックシーケンスを実行した系のク
ロックを選択することにより、全系のクロック選択手段
が、前記選択された系のクロックを自系の同期処理手段
へ供給する、ことを特徴としたものである。
【０００８】本発明においては、前記クロック選択手段
が、クロックマスタ指示手段を備え、前記最も早くクロ
ックシーケンスを実行した系が複数同時に存在した場合
には、前記クロックマスタ指示手段が、クロックマスタ
信号の送信元の系番号を認識して系の選択を行い、該選
択された系のクロックがクロック選択手段の出力として
選択され、自系の同期処理装置へ供給する、ことを特徴
とする。その際、前記クロックマスタ指示手段は、好ま
しくは、クロックマスタ信号の送信元の系番号を認識し
て、その中で系番号が最も小さい系を選択する。
が、クロックマスタ指示手段を備え、前記最も早くクロ
ックシーケンスを実行した系が複数同時に存在した場合
には、前記クロックマスタ指示手段が、クロックマスタ
信号の送信元の系番号を認識して系の選択を行い、該選
択された系のクロックがクロック選択手段の出力として
選択され、自系の同期処理装置へ供給する、ことを特徴
とする。その際、前記クロックマスタ指示手段は、好ま
しくは、クロックマスタ信号の送信元の系番号を認識し
て、その中で系番号が最も小さい系を選択する。
【０００９】また、本発明においては、動作中に前記選
択されたクロックに異常が発生した場合には、各系のク
ロック選択手段の前記クロックマスタ指示部が、正常動
作している系の系番号のうち所定の系番号の系を指示
し、前記クロック選択手段の出力を切り替えて、自系の
同期処理装置へ供給する、ことを特徴とする。その際、
前記クロックマスタ指示部は、正常動作している系の系
番号のうち系番号が最も小さい系を指示する。
択されたクロックに異常が発生した場合には、各系のク
ロック選択手段の前記クロックマスタ指示部が、正常動
作している系の系番号のうち所定の系番号の系を指示
し、前記クロック選択手段の出力を切り替えて、自系の
同期処理装置へ供給する、ことを特徴とする。その際、
前記クロックマスタ指示部は、正常動作している系の系
番号のうち系番号が最も小さい系を指示する。
【００１０】
【発明の実施の形態】本発明の実施の形態を以下に説明
する。本発明の実施の形態においては、図１に示すよう
に、多重化ハードウェアのそれぞれの系ごとにクロック
発生部（００２、１０２、２０２）を有し、各クロック
を分配器（００５、１０５、２０５）を介して全ての系
に分配し、各系のクロックセレクト部（００３、１０
３、２０３）にて全ての系が同一のクロックを選択し、
自系の同期処理装置に供給する。
する。本発明の実施の形態においては、図１に示すよう
に、多重化ハードウェアのそれぞれの系ごとにクロック
発生部（００２、１０２、２０２）を有し、各クロック
を分配器（００５、１０５、２０５）を介して全ての系
に分配し、各系のクロックセレクト部（００３、１０
３、２０３）にて全ての系が同一のクロックを選択し、
自系の同期処理装置に供給する。
【００１１】このように、複数のクロック発生部を設
け、全系にそのクロックを分配し、各系のクロックセレ
クト部で全系同一のクロックを選択する構成としたこと
により、クロックも他の多重化ハードウェアと同様にし
て、動作中に保守や交換を行うことができる。
け、全系にそのクロックを分配し、各系のクロックセレ
クト部で全系同一のクロックを選択する構成としたこと
により、クロックも他の多重化ハードウェアと同様にし
て、動作中に保守や交換を行うことができる。
【００１２】また本発明の実施の形態においては、クロ
ックマスタ指示部（０１０、１１０、２１０）が、最も
早くクロックシーケンスを実行した系のクロックを選択
し、選択された系がどの系であるかという情報を常に全
系のクロックマスタ信号検出部（００８、１０８、２０
８）へ送信することにより、スレーブとなっている系が
動作中に交換されても、交換された系は、どの系がクロ
ックマスタであるかという情報を認識できるため、自系
の同期処理装置も他の系と同一のクロックを提供するこ
とができる。
ックマスタ指示部（０１０、１１０、２１０）が、最も
早くクロックシーケンスを実行した系のクロックを選択
し、選択された系がどの系であるかという情報を常に全
系のクロックマスタ信号検出部（００８、１０８、２０
８）へ送信することにより、スレーブとなっている系が
動作中に交換されても、交換された系は、どの系がクロ
ックマスタであるかという情報を認識できるため、自系
の同期処理装置も他の系と同一のクロックを提供するこ
とができる。
【００１３】
【実施例】本発明の実施例を以下に説明する。図１は、
本発明の実施例を説明するための図であり、三重化ハー
ドウェア方式をとった場合の構成をブロック図にて示し
たものである。
本発明の実施例を説明するための図であり、三重化ハー
ドウェア方式をとった場合の構成をブロック図にて示し
たものである。
【００１４】図１において、三重化ハードウェア０系０
０１、１系１０１、及び２系２０１は、それぞれクロッ
ク発生部００２、１０２、２０２、クロックセレクト部
００３、１０３、２０３、及び同期処理装置００７、１
０７、２０７を備えた同一の構成をとり、各系のクロッ
ク発生部００２、１０２、２０２から出力されたクロッ
ク００４、１０４、２０４は、クロック分配器００５、
１０５、２０５からそれぞれの系のクロックセレクト部
００３、１０３、２０３のセレクタ０１１、１１１、２
１１に分配され、このクロックセレクト部００３、１０
３、２０３で三系が同一のクロック００６、１０６、２
０６を１つ選択して、それぞれの系の同期処理装置００
７、１０７、２０７へ供給する。
０１、１系１０１、及び２系２０１は、それぞれクロッ
ク発生部００２、１０２、２０２、クロックセレクト部
００３、１０３、２０３、及び同期処理装置００７、１
０７、２０７を備えた同一の構成をとり、各系のクロッ
ク発生部００２、１０２、２０２から出力されたクロッ
ク００４、１０４、２０４は、クロック分配器００５、
１０５、２０５からそれぞれの系のクロックセレクト部
００３、１０３、２０３のセレクタ０１１、１１１、２
１１に分配され、このクロックセレクト部００３、１０
３、２０３で三系が同一のクロック００６、１０６、２
０６を１つ選択して、それぞれの系の同期処理装置００
７、１０７、２０７へ供給する。
【００１５】クロックセレクト部００３、１０３、２０
３は、クロックマスタ信号検出部００８、１０８、２０
８、自系クロックマスタ信号発生部００９、１０９、２
０９、クロックマスタ指示部０１０、１１０、２１０、
セレクタ０１１、１１１、２１１からなる。
３は、クロックマスタ信号検出部００８、１０８、２０
８、自系クロックマスタ信号発生部００９、１０９、２
０９、クロックマスタ指示部０１０、１１０、２１０、
セレクタ０１１、１１１、２１１からなる。
【００１６】図２に、０系００１がクロックマスタにな
るケースの動作例を示すタイムチャートを示す。
るケースの動作例を示すタイムチャートを示す。
【００１７】図２において、系間通信は２クロックター
ミナル（２Ｔ）かかるものとして以下説明する。
ミナル（２Ｔ）かかるものとして以下説明する。
【００１８】三重化ハードウェア構成システムの電源を
投入すると、各系のクロック発生部００２、１０２、２
０２から出力されるクロック００４、１０４、２０４
が、クロック分配器００５、１０５、２０５からそれぞ
れの系のクロックセレクト部００３、１０３、２０３の
セレクタ０１１、１１１、２１１に分配され、クロック
００４、１０４、２０４が安定状態になると、クロック
マスタ選択シーケンスを実行する。
投入すると、各系のクロック発生部００２、１０２、２
０２から出力されるクロック００４、１０４、２０４
が、クロック分配器００５、１０５、２０５からそれぞ
れの系のクロックセレクト部００３、１０３、２０３の
セレクタ０１１、１１１、２１１に分配され、クロック
００４、１０４、２０４が安定状態になると、クロック
マスタ選択シーケンスを実行する。
【００１９】０系００１は、クロックマスタ選択シーケ
ンスのＣ０タイミングで、クロックマスタ信号検出部
００８において、他系からのクロックマスタ信号′、
″を検出し、他系のクロックマスタ信号′、″が
存在しなかった場合には、Ｃ１タイミングで自系クロッ
クマスタ信号発生部００９から自系のクロックマスタ信
号を出力し、自系のクロックマスタ指示部０１０及び
他系のクロックマスタ信号検出部１０８、２０８に送出
する。
ンスのＣ０タイミングで、クロックマスタ信号検出部
００８において、他系からのクロックマスタ信号′、
″を検出し、他系のクロックマスタ信号′、″が
存在しなかった場合には、Ｃ１タイミングで自系クロッ
クマスタ信号発生部００９から自系のクロックマスタ信
号を出力し、自系のクロックマスタ指示部０１０及び
他系のクロックマスタ信号検出部１０８、２０８に送出
する。
【００２０】系間通信に２Ｔかかることを考慮すると、
自系のクロックマスタ信号が最も先にセットされてい
れば、Ｃ０からＣ３タイミングの間では他系のクロック
マスタ信号′、″は検出されないことになる。
自系のクロックマスタ信号が最も先にセットされてい
れば、Ｃ０からＣ３タイミングの間では他系のクロック
マスタ信号′、″は検出されないことになる。
【００２１】Ｃ３タイミングまでに他系のクロックマス
タ信号′、″が検出されなかった場合には、自系の
クロックマスタ信号はそのままセットし続けるが、他
系のクロックマスタ信号′、″はリセットされる
（クロックマスタ及びスレーブの確定）。
タ信号′、″が検出されなかった場合には、自系の
クロックマスタ信号はそのままセットし続けるが、他
系のクロックマスタ信号′、″はリセットされる
（クロックマスタ及びスレーブの確定）。
【００２２】もし、全く同時にクロックマスタ信号
′、″がセットされた場合は、クロックマスタ指示
部０１０、１１０、２１０にて、最も系番号が小さい系
がクロックマスタとして選択される。
′、″がセットされた場合は、クロックマスタ指示
部０１０、１１０、２１０にて、最も系番号が小さい系
がクロックマスタとして選択される。
【００２３】こうして全ての系で同一のクロックマスタ
が選択されると、そのクロックマスタ信号の系のクロ
ックをセレクタ部０１１、１１１、２１１は出力し、同
期クロック００６、１０６、２０６として自系の同期処
理装置００７、１０７、２０７に供給する。
が選択されると、そのクロックマスタ信号の系のクロ
ックをセレクタ部０１１、１１１、２１１は出力し、同
期クロック００６、１０６、２０６として自系の同期処
理装置００７、１０７、２０７に供給する。
【００２４】そして、本実施例においては、例えば０系
００１がクロックマスタの系で、この系が故障した場合
は、クロックマスタの０系００１からクロック００４、
及びクロックマスタ信号０１２の他の系１０１、２０１
への供給が停止する。このため、クロックマスタが不在
となり、一時的に、１系及び２系の同期処理装置１０
７、２０７へはクロックが供給されなくなる。
００１がクロックマスタの系で、この系が故障した場合
は、クロックマスタの０系００１からクロック００４、
及びクロックマスタ信号０１２の他の系１０１、２０１
への供給が停止する。このため、クロックマスタが不在
となり、一時的に、１系及び２系の同期処理装置１０
７、２０７へはクロックが供給されなくなる。
【００２５】これにより、１系及び２系のクロックセレ
クト部１１１、２１１は、クロックマスタの０系００１
が故障したことを認識し、クロックマスタ指示部１１
０、２１０は、正常に動作している残りの系１０１、２
０１の系番号が小さい方の系１０１のクロックマスタ信
号１２２をセットし、１系１０１をクロックマスタに確
定してクロックセレクト部１０３、２０３から同期信号
となるクロック１０６、２０６を再び自系の同期処理装
置１０７、２０７に供給する。
クト部１１１、２１１は、クロックマスタの０系００１
が故障したことを認識し、クロックマスタ指示部１１
０、２１０は、正常に動作している残りの系１０１、２
０１の系番号が小さい方の系１０１のクロックマスタ信
号１２２をセットし、１系１０１をクロックマスタに確
定してクロックセレクト部１０３、２０３から同期信号
となるクロック１０６、２０６を再び自系の同期処理装
置１０７、２０７に供給する。
【００２６】例えば０系００１が単一故障等で電気的に
切り離され、正常動作する系として再び電気的にこのシ
ステムに接続された場合、０系００１に電源投入される
と、システム電源投入時と同様、前述のクロックマスタ
選択シーケンスが実行され、クロックセレクト部００
３のセレクタ０１１は、クロックマスタである１系１０
１のクロック１０４を選択、出力し、同期クロック００
６として自系の同期処理装置００７に供給する。
切り離され、正常動作する系として再び電気的にこのシ
ステムに接続された場合、０系００１に電源投入される
と、システム電源投入時と同様、前述のクロックマスタ
選択シーケンスが実行され、クロックセレクト部００
３のセレクタ０１１は、クロックマスタである１系１０
１のクロック１０４を選択、出力し、同期クロック００
６として自系の同期処理装置００７に供給する。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
クロック信号の完全多重化が図れ、信頼性の高いクロッ
ク供給が実現できるという効果を有する。
クロック信号の完全多重化が図れ、信頼性の高いクロッ
ク供給が実現できるという効果を有する。
【００２８】これにより、本発明によれば、他のハード
ウェアと同様にコンピュータの処理を停止しなくても保
守が可能となる。これは、クロック部も他のハードウェ
ア同様に保守や交換ができるためである。
ウェアと同様にコンピュータの処理を停止しなくても保
守が可能となる。これは、クロック部も他のハードウェ
ア同様に保守や交換ができるためである。
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明するためのタイ
ミング図である。
ミング図である。
００１ ０系 ００２、１０２、２０２ クロック発生部 ００３、１０３、２０３ クロックセレクト部 ００４、１０４、２０４ クロック ００５、１０５、２０５ クロック分配器 ００６、１０６、２０６ クロック ００７、１０７、２０７ 同期処理装置 ００８、１０８、２０８ クロックマスタ信号検出部 ００９、１０９、２０９ 自系クロックマスタ信号発生
部 ０１０、１１０、２１０ クロックマスタ指示部 ０１１、１１１、２１１ セレクタ １０１ １系 ２０１ ２系
部 ０１０、１１０、２１０ クロックマスタ指示部 ０１１、１１１、２１１ セレクタ １０１ １系 ２０１ ２系
Claims (5)
- 【請求項１】複数の系からなる多重化ハードウェア方式
のフォールトトレラント型情報処理装置において、 前記複数の系がそれぞれ、クロック発生手段と、クロッ
ク分配手段と、クロック選択手段と、を有し、 各系の前記クロック選択手段は、電源投入後、自系のク
ロック発生手段が出力するクロックが安定状態に入る
と、クロックマスタ選択シーケンスを実行し、 最も早くクロックシーケンスを実行した系のクロックを
選択することにより、全系のクロック選択手段が、前記
選択された系のクロックを自系の同期処理手段へ供給す
る、 ことを特徴とする多重化クロック分配方式。 - 【請求項２】前記クロック選択手段が、クロックマスタ
指示手段を備え、最も早くクロックシーケンスを実行し
た系が複数同時に存在した場合には、前記クロックマス
タ指示手段が、クロックマスタ信号の送信元の系番号を
認識して系の選択を行い、該選択された系のクロックが
クロック選択手段の出力として選択され、自系の同期処
理装置へ供給することを特徴とする請求項１記載の多重
化クロック分配方式。 - 【請求項３】動作中に前記選択されたクロックに異常が
発生した場合には、各系のクロック選択手段の前記クロ
ックマスタ指示部が、正常動作している系のうち所定の
系番号の系を指示し、前記クロック選択手段の出力を切
り替えて、自系の同期処理装置へ供給することを特徴と
する請求項２記載の多重化クロック分配方式。 - 【請求項４】前記クロックマスタ指示手段が、前記クロ
ックマスタ信号の送信元の系番号を認識して、その中で
系番号が最も小さい系を選択することを特徴とする請求
項２記載の多重化クロック分配方式。 - 【請求項５】前記クロックマスタ指示手段が、正常動作
している系の系番号のうち最も系番号の小さい系を指示
することを特徴とする請求項３記載の多重化クロック分
配方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115821A JP2776417B2 (ja) | 1996-04-12 | 1996-04-12 | 多重化クロック分配方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115821A JP2776417B2 (ja) | 1996-04-12 | 1996-04-12 | 多重化クロック分配方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09282045A true JPH09282045A (ja) | 1997-10-31 |
| JP2776417B2 JP2776417B2 (ja) | 1998-07-16 |
Family
ID=14671947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8115821A Expired - Lifetime JP2776417B2 (ja) | 1996-04-12 | 1996-04-12 | 多重化クロック分配方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776417B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122548A (ja) * | 2003-10-17 | 2005-05-12 | Sony Corp | 情報処理システム、情報処理装置および情報処理方法、並びに、コンピュータプログラムおよび記録媒体 |
| JP2009043818A (ja) * | 2007-08-07 | 2009-02-26 | Ricoh Co Ltd | 電子機器の電子回路装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175913A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | クロツク供給方式 |
| JPH03136116A (ja) * | 1989-10-23 | 1991-06-10 | Mitsubishi Electric Corp | クロツク供給装置 |
| JPH0490016A (ja) * | 1990-08-01 | 1992-03-24 | Mitsubishi Electric Corp | データ処理装置 |
| JPH04135268A (ja) * | 1990-08-03 | 1992-05-08 | Mitsubishi Electric Corp | マルチｃｐｕシステム |
| JPH04174012A (ja) * | 1990-11-02 | 1992-06-22 | Mitsubishi Electric Corp | クロック供給装置 |
| JPH04209020A (ja) * | 1990-12-03 | 1992-07-30 | Nec Corp | マイクロコンピュータ |
| JPH0764668A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Motorola Ltd | クロックジェネレータ |
| JPH0887344A (ja) * | 1994-09-19 | 1996-04-02 | Nec Corp | クロック発生装置 |
-
1996
- 1996-04-12 JP JP8115821A patent/JP2776417B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175913A (ja) * | 1987-01-16 | 1988-07-20 | Nippon Telegr & Teleph Corp <Ntt> | クロツク供給方式 |
| JPH03136116A (ja) * | 1989-10-23 | 1991-06-10 | Mitsubishi Electric Corp | クロツク供給装置 |
| JPH0490016A (ja) * | 1990-08-01 | 1992-03-24 | Mitsubishi Electric Corp | データ処理装置 |
| JPH04135268A (ja) * | 1990-08-03 | 1992-05-08 | Mitsubishi Electric Corp | マルチｃｐｕシステム |
| JPH04174012A (ja) * | 1990-11-02 | 1992-06-22 | Mitsubishi Electric Corp | クロック供給装置 |
| JPH04209020A (ja) * | 1990-12-03 | 1992-07-30 | Nec Corp | マイクロコンピュータ |
| JPH0764668A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Motorola Ltd | クロックジェネレータ |
| JPH0887344A (ja) * | 1994-09-19 | 1996-04-02 | Nec Corp | クロック発生装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122548A (ja) * | 2003-10-17 | 2005-05-12 | Sony Corp | 情報処理システム、情報処理装置および情報処理方法、並びに、コンピュータプログラムおよび記録媒体 |
| JP2009043818A (ja) * | 2007-08-07 | 2009-02-26 | Ricoh Co Ltd | 電子機器の電子回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776417B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422915A (en) | Fault tolerant clock distribution system | |
| US6396170B1 (en) | Method and apparatus for coordinating uninterruptible power supply modules to provide scalable, redundant power | |
| US6832347B1 (en) | Clock synchronization and fault protection for a telecommunications device | |
| JP3071976B2 (ja) | 通信システムのバス型クロック供給方式 | |
| JP2776417B2 (ja) | 多重化クロック分配方式 | |
| EP0507299B1 (en) | Loosely coupled multiplexing control apparatus | |
| JPS63175913A (ja) | クロツク供給方式 | |
| JP2573297B2 (ja) | 電力制御用ディジタルコントローラ | |
| KR100406863B1 (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
| KR100418964B1 (ko) | 피시아이 시스템 이중화 장치 | |
| US7350116B1 (en) | Clock synchronization and fault protection for a telecommunications device | |
| JP2667256B2 (ja) | マスタノード選出制御方式 | |
| KR950005142B1 (ko) | 분산 노드 교환 시스템의 클럭 동기 제어 방법 | |
| US6516419B1 (en) | Network synchronization method and non-break clock switching method in extended bus connection system | |
| JPH06348524A (ja) | 多重化制御装置 | |
| JP2718543B2 (ja) | 従属同期方式 | |
| KR0136521B1 (ko) | 이중화 클럭선택장치 | |
| KR0152229B1 (ko) | 시스팀의 이중화를 위한 저가형 이중화 노드 | |
| JPH089478A (ja) | 構内交換機の網同期クロック選択回路 | |
| US6763021B1 (en) | Monitoring switching method and apparatus for redundant part of transmission apparatus | |
| KR0164110B1 (ko) | 시스템 클럭 분배 장치 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP2001127729A (ja) | Ｓｄｈ伝送装置の試験装置 | |
| JP3681807B2 (ja) | クロック分配方式 | |
| JP2746683B2 (ja) | クロック位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980401 |